Pcb設計(jì)技(jì)巧之電(diàn)路闆折疊

Pcb設計(jì)技(jì)巧之電(diàn)路闆折疊

1、設計(jì)前的準備工作(zuò) 在設計(jì)開(kāi)始之前，必須先行(xíng)思考并确定設計(jì)策略，這樣才能指導諸如元器(qì)件的選擇、工藝選擇和(hé)電(diàn)路闆生(shēng)産成本控制(zhì)等工作(zuò)。就SI而言，要預先進行(xíng)調研以形成規劃或者設計(jì)準則，從而确保設計(jì)結果不出現明(míng)顯的SI問題、串擾或者時(shí)序問題。有(yǒu)些(xiē)設計(jì)準則可(kě)以由IC制(zhì)造商提供，然而，芯片供應商提供的準則(或者你(nǐ)自己設計(jì)的準則)存在一定的局限性，按照這樣的準則可(kě)能根本設計(jì)不了滿足SI要求的電(diàn)路闆。如果設計(jì)規則很(hěn)容易，也就不需要設計(jì)工程師(shī)了。 在實際布線之前，首先要解決下列問題，在多(duō)數(shù)情況下，這些(xiē)問題會(huì)影(yǐng)響你(nǐ)正在設計(jì)(或者正在考慮設計(jì))的電(diàn)路闆，如果電(diàn)路闆的數(shù)量很(hěn)大(dà)，這項工作(zuò)就是有(yǒu)價值的。

2、電(diàn)路闆的層疊 某些(xiē)項目組對PCB層數(shù)的确定有(yǒu)很(hěn)大(dà)的自主權，而另外一些(xiē)項目組卻沒有(yǒu)這種自主權，因此，了解你(nǐ)所處的位置很(hěn)重要。與制(zhì)造和(hé)成本分析工程師(shī)交流可(kě)以确定電(diàn)路闆的層疊誤差，這時(shí)還(hái)是發現電(diàn)路闆制(zhì)造公差的良機。比如，如果你(nǐ)指定某一層是50Ω阻抗控制(zhì)，制(zhì)造商怎樣測量并确保這個(gè)數(shù)值呢？ 其他的重要問題包括：預期的制(zhì)造公差是多(duō)少(shǎo)？在電(diàn)路闆上(shàng)預期的絕緣常數(shù)是多(duō)少(shǎo)？線寬和(hé)間(jiān)距的允許誤差是多(duō)少(shǎo)？接地層和(hé)信号層的厚度和(hé)間(jiān)距的允許誤差是多(duō)少(shǎo)？所有(yǒu)這些(xiē)信息可(kě)以在預布線階段使用。 根據上(shàng)述數(shù)據，你(nǐ)就可(kě)以選擇層疊了。注意，幾乎每一個(gè)插入其他電(diàn)路闆或者背闆的PCB都有(yǒu)厚度要求，而且多(duō)數(shù)電(diàn)路闆制(zhì)造商對其可(kě)制(zhì)造的不同類型的層有(yǒu)固定的厚度要求，這将會(huì)極大(dà)地約束最終層疊的數(shù)目。你(nǐ)可(kě)能很(hěn)想與制(zhì)造商緊密合作(zuò)來(lái)定義層疊的數(shù)目。應該采用阻抗控制(zhì)工具為(wèi)不同層生(shēng)成目标阻抗範圍，務必要考慮到制(zhì)造商提供的制(zhì)造允許誤差和(hé)鄰近布線的影(yǐng)響。

3、在信号完整的理(lǐ)想情況下，所有(yǒu)高(gāo)速節點應該布線在阻抗控制(zhì)內(nèi)層(例如帶狀線)，但(dàn)是實際上(shàng)，工程師(shī)必須經常使用外層進行(xíng)所有(yǒu)或者部分高(gāo)速節點的布線。要使SI最佳并保持電(diàn)路闆去耦，就應該盡可(kě)能将接地層/電(diàn)源層成對布放。如果隻能有(yǒu)一對接地層/電(diàn)源層，你(nǐ)就隻有(yǒu)将就了。如果根本就沒有(yǒu)電(diàn)源層，根據定義你(nǐ)可(kě)能會(huì)遇到SI問題。你(nǐ)還(hái)可(kě)能遇到這樣的情況，即在未定義信号的返回通(tōng)路之前很(hěn)難仿真或者模拟電(diàn)路闆的性能