模拟IC芯片未使用的引腳如何處理(lǐ)

　　模拟IC芯片上(shàng)的未使用引腳可(kě)能會(huì)通(tōng)過靜電(diàn)放電(diàn)(ESD)而大(dà)大(dà)提高(gāo)器(qì)件過早失效的風險。盡管不用的輸出端可(kě)以不用連接，而且一般也如此，但(dàn)無論這個(gè)引腳是模拟的還(hái)是數(shù)字的，通(tōng)常最好連接到一個(gè)電(diàn)源。在單電(diàn)源系統中，通(tōng)常是連接到是負電(diàn)源，即“地”，在雙電(diàn)源系統中則是中間(jiān)電(diàn)源軌，但(dàn)也有(yǒu)一些(xiē)重要的例外情況。
　　未使用的放大(dà)器(qì)輸入端是一個(gè)重要的例外情況。将放大(dà)器(qì)未使用的輸入端接地可(kě)能會(huì)增加功耗。因此，這種情況下的極佳做(zuò)法，常常也是唯一安全的做(zuò)法，是将放大(dà)器(qì)接成緩沖器(qì)，将該輸入端連接到兩個(gè)電(diàn)源軌之間(jiān)的某一電(diàn)位。
　　CMOS開(kāi)關和(hé)多(duō)路複用器(qì)是對稱器(qì)件，其信号輸入端和(hé)輸出端是可(kě)以互換的，因此所有(yǒu)未使用的引腳都應被視(shì)為(wèi)輸入，而不是輸出。所以，這些(xiē)引腳都應接地。
　　內(nèi)部上(shàng)拉或下拉電(diàn)阻将輸入端上(shàng)拉至正電(diàn)源或下拉至地。如果未使用的輸入端具有(yǒu)這樣的一個(gè)電(diàn)阻，則不需要進行(xíng)連接。然而，如果連接該引腳，則應将它與其電(diàn)阻一樣連接到同一電(diàn)源，因為(wèi)任何其它連接都會(huì)導緻電(diàn)流流入電(diàn)阻，帶來(lái)功耗。
　　特别要注意未使用的邏輯輸入，因為(wèi)在不使用時(shí)，某些(xiē)邏輯輸入必須連接到邏輯。此外，某些(xiē)邏輯輸入具有(yǒu)三種狀态，而不是兩種，開(kāi)路條件也被定義為(wèi)一種邏輯狀态，這種輸入可(kě)能需要保持不連接。
　　總而言之，必須将未使用IC引腳的連接作(zuò)為(wèi)模拟電(diàn)路設計(jì)過程的重要部分加以考慮，不可(kě)輕視(shì)。