芯片設計(jì)問題須知及設計(jì)策略

        長期可(kě)靠性的問題，比如電(diàn)子遷移(EM)失效機制(zhì)，曆來(lái)屬于晶圓廠的處理(lǐ)範疇。但(dàn)随着納米設計(jì)中可(kě)靠性實現的愈加困難，對設計(jì)人(rén)員而言，不能再把問題扔給制(zhì)造甩手不管了。設計(jì)領域也必須做(zuò)出努力以獲得(de)更具有(yǒu)魯棒性的版圖。 

    電(diàn)流密度過高(gāo)導緻金屬原子逐漸置換，這時(shí)就會(huì)産生(shēng)電(diàn)子遷移問題。當很(hěn)長時(shí)間(jiān)內(nèi)在同一個(gè)方向有(yǒu)過多(duō)電(diàn)流流過時(shí)，在互連線上(shàng)會(huì)開(kāi)始形成空(kōng)洞(Void，原子耗盡時(shí)出現)和(hé)小(xiǎo)丘(hillock，原子積聚時(shí)産生(shēng))。足夠多(duō)的原子被置換後，會(huì)産生(shēng)斷路或短(duǎn)路。當小(xiǎo)丘觸及鄰近的互連線時(shí)，短(duǎn)路出現，從而引起芯片失效。 

    減少(shǎo)電(diàn)子遷移的方法之一是提取互連的寄生(shēng)阻抗，并把它輸入到一個(gè)仿真工具中，計(jì)算(suàn)流經每根金屬線的電(diàn)流。利用互連每一部分的寬度信息，就有(yǒu)可(kě)能計(jì)算(suàn)電(diàn)流密度并由低(dī)到高(gāo)進行(xíng)分類。然後生(shēng)成一個(gè)彩色圖覆蓋在版圖上(shàng)，由此标注出電(diàn)流密度最高(gāo)的各個(gè)區(qū)域。 

    首先處理(lǐ)電(diàn)流密度最高(gāo)的區(qū)域，可(kě)以加寬互連金屬線，增加通(tōng)孔，降低(dī)電(diàn)流密度。

 
    一旦對版圖做(zuò)了修改，設計(jì)人(rén)員可(kě)以再進行(xíng)一次寄生(shēng)阻抗提取，重新仿真結果。通(tōng)過這種方法，應該可(kě)以看到造成電(diàn)子遷移的電(diàn)流密度有(yǒu)所下降。 

    應該： 
    1.執行(xíng)EM分析，确認存在EM問題的金屬線。在最終版圖上(shàng)執行(xíng)寄生(shēng)阻抗提取，再把寄生(shēng)阻抗值，以及該部分的寬度和(hé)位置等信息輸入到一個(gè)仿真工具中。仿真生(shēng)成一個(gè)電(diàn)流密度圖，覆蓋在最初的版圖上(shàng)。 
    2.執行(xíng)寄生(shēng)阻抗提取時(shí)，考慮到金屬寬度的變化。許多(duō)晶圓廠都提供寄生(shēng)阻抗提取時(shí)的這種變化的建模機制(zhì)。 
    3.考慮到提取時(shí)的厚度變化。金屬厚度的變化會(huì)引起寄生(shēng)阻抗值的變化，故必須考慮在內(nèi)。 
    4.執行(xíng)仿真，計(jì)算(suàn)整個(gè)芯片版圖的電(diàn)流密度。對每一層，确定電(diàn)流密度阈值，以便獲得(de)對應用産品來(lái)說可(kě)接受的平均失效時(shí)間(jiān)。 
    5.加寬電(diàn)流密度過高(gāo)的金屬線。 
    6.在版圖上(shàng)進行(xíng)通(tōng)孔雙置(VIA doubling)以減少(shǎo)寄生(shēng)阻抗，從而減小(xiǎo)電(diàn)流密度。 
    7.重新執行(xíng)寄生(shēng)阻抗提取、仿真和(hé)可(kě)視(shì)化，以觀察版圖修正是否已降低(dī)了最嚴重區(qū)域的電(diàn)流密度。如果版圖修正已把電(diàn)流密度降至一個(gè)可(kě)接受的程度，設計(jì)就算(suàn)完成了。