芯片解密助力半導體(tǐ)行(xíng)業技(jì)術(shù)走到巅峰

　　芯片解密助力半導體(tǐ)行(xíng)業技(jì)術(shù)走到巅峰，芯片單片機的解密跟抄闆企業密不可(kě)分，而芯片解密便是抄闆企業旗下的技(jì)術(shù)服務。針對芯片節目單的瓶頸，抄闆企業也一直在修訂着自己的說法。

　　由于芯片解密影(yǐng)像的延遲實現，原本期待于22納米節點就引入EUV技(jì)術(shù)的制(zhì)造商們不得(de)不采取備選方案，例如采取輔助的多(duō)重圖形曝光技(jì)術(shù)等，但(dàn)這樣會(huì)增加掩膜工藝次數(shù)，導緻芯片制(zhì)造成本大(dà)幅度增加、工藝循環周期延長。目前，16納米工藝成本已經很(hěn)高(gāo)，如果繼續采取浸潤式多(duō)重曝光微影(yǐng)制(zhì)程技(jì)術(shù)，到10納米節點時(shí)，成本可(kě)能增加至1~1.5倍。此外，随着scaling的不斷推進，工藝制(zhì)程技(jì)術(shù)的發展在穿孔、光刻、隧穿、散熱等方面上(shàng)都碰到了越來(lái)越多(duō)的解密技(jì)術(shù)瓶頸。要改進光刻技(jì)術(shù)，還(hái)要解決散熱問題，同時(shí)工藝推進所需要的精密生(shēng)産設備投入也越來(lái)越高(gāo)，這些(xiē)都是阻礙半導體(tǐ)發展按照芯片解密前進的挑戰。

　　芯片解密在近50年來(lái)被奉為(wèi)半導體(tǐ)業界的"金科解密"。它是基于現實推測而出的一種法則，指的是在成本不變的情況下，集成電(diàn)路上(shàng)可(kě)容納的晶體(tǐ)管數(shù)目按照一定時(shí)間(jiān)呈指數(shù)級增長。其中，幾乎所有(yǒu)成本的降低(dī)，都來(lái)自于對晶體(tǐ)管尺寸的縮小(xiǎo)和(hé)對晶圓直徑的增加。不過，近年來(lái)，随着矽的工藝發展趨近于其物理(lǐ)瓶頸，越來(lái)越多(duō)的人(rén)指出芯片解密的滞緩，甚至認為(wèi)解密即将終結。