單片機控制(zhì)闆PCB設計(jì)原則

    設計(jì)電(diàn)路闆最基本的過程可(kě)以分為(wèi)三大(dà)步驟：電(diàn)路原理(lǐ)圖的設計(jì)，産生(shēng)網絡表，印制(zhì)電(diàn)路闆的設計(jì)。不管是闆上(shàng)的器(qì)件布局還(hái)是走線等等都有(yǒu)着具體(tǐ)的要求。 例如，輸入輸出走線應盡量避免平行(xíng)，以免産生(shēng)幹擾。兩信号線平行(xíng)走線必要是應加地線隔離，兩相鄰層布線要盡量互相垂直，平行(xíng)容易産生(shēng)寄生(shēng)耦合。電(diàn)源與地線應盡量分在兩層互相垂直。線寬方面，對數(shù)字電(diàn)路PCB可(kě)用寬的地線做(zuò)一回路，即構成一地網（模拟電(diàn)路不能這樣使用），用大(dà)面積鋪銅。 

    下面就單片機控制(zhì)闆PCB設計(jì)需要注意的原則和(hé)一些(xiē)細節問題進行(xíng)了說明(míng)。 

    1．元器(qì)件布局 在元器(qì)件的布局方面，應該把相互有(yǒu)關的元件盡量放得(de)靠近一些(xiē)，例如，時(shí)鍾發生(shēng)器(qì)、晶振、CPU的時(shí)鍾輸入端都易産生(shēng)噪聲，在放置的時(shí)候應把它們靠近些(xiē)。對于那(nà)些(xiē)易産生(shēng)噪聲的器(qì)件、小(xiǎo)電(diàn)流電(diàn)路、大(dà)電(diàn)流電(diàn)路開(kāi)關電(diàn)路等，應盡量使其遠離單片機的邏輯控制(zhì)電(diàn)路和(hé)存儲電(diàn)路（ROM、RAM），如果可(kě)能的話(huà)，可(kě)以将這些(xiē)電(diàn)路另外制(zhì)成電(diàn)路闆，這樣有(yǒu)利于抗幹擾，提高(gāo)電(diàn)路工作(zuò)的可(kě)靠性。 

    2．去耦電(diàn)容 盡量在關鍵元件，如ROM、RAM等芯片旁邊安裝去耦電(diàn)容。實際上(shàng)，印制(zhì)電(diàn)路闆走線、引腳連線和(hé)接線等都可(kě)能含有(yǒu)較大(dà)的電(diàn)感效應。大(dà)的電(diàn)感可(kě)能會(huì)在Vcc 走線上(shàng)引起嚴重的開(kāi)關噪聲尖峰。防止Vcc走線上(shàng)開(kāi)關噪聲尖峰的唯一方法，是在VCC與電(diàn)源地之間(jiān)安放一個(gè)0.1uF的電(diàn)子去耦電(diàn)容。如果電(diàn)路闆上(shàng)使用的是表面貼裝元件，可(kě)以用片狀電(diàn)容直接緊靠着元件，在Vcc引腳上(shàng)固定。最好是使用瓷片電(diàn)容，這是因為(wèi)這種電(diàn)容具有(yǒu)較低(dī)的靜電(diàn)損耗（ESL）和(hé)高(gāo)頻阻抗，另外這種電(diàn)容溫度和(hé)時(shí)間(jiān)上(shàng)的介質穩定性也很(hěn)不錯。盡量不要使用钽電(diàn)容，因為(wèi)在高(gāo)頻下它的阻抗較高(gāo)。 

    在安放去耦電(diàn)容時(shí)需要注意以下幾點： 

    1）在印制(zhì)電(diàn)路闆的電(diàn)源輸入端跨接100uF左右的電(diàn)解電(diàn)容，如果體(tǐ)積允許的話(huà)，電(diàn)容量大(dà)一些(xiē)則更好。

    2）　原則上(shàng)每個(gè)集成電(diàn)路芯片的旁邊都需要放置一個(gè)0.01uF的瓷片電(diàn)容，如果電(diàn)路闆的空(kōng)隙太小(xiǎo)而放置不下時(shí)，可(kě)以每10個(gè)芯片左右放置一個(gè)1-10的钽電(diàn)容。 

    3）對于抗幹擾能力弱、關斷時(shí)電(diàn)流變化大(dà)的元件和(hé)RAM、ROM等存儲元件，應該在電(diàn)源線（Vcc）和(hé)地線之間(jiān)接入去耦電(diàn)容。

    4）電(diàn)容的引線不要太長，特别是高(gāo)頻旁路電(diàn)容不能帶引線。 

    3．地線設計(jì) 在單片機控制(zhì)系統中，地線的種類有(yǒu)很(hěn)多(duō)，有(yǒu)系統地、屏蔽地、邏輯地、模拟地等，地線是否布局合理(lǐ)，将決定電(diàn)路闆的抗幹擾能力。在設計(jì)地線和(hé)接地點的時(shí)候，應該考慮以下問題： 

    1）邏輯地和(hé)模拟地要分開(kāi)布線，不能合用，将它們各自的地線分别與相應的電(diàn)源地線相連。在設計(jì)時(shí)，模拟地線應盡量加粗，而且盡量加大(dà)引出端的接地面積。一般來(lái)講，對于輸入輸出的模拟信号，與單片機電(diàn)路之間(jiān)最好通(tōng)過光耦進行(xíng)隔離。

    2）在設計(jì)邏輯電(diàn)路的印制(zhì)電(diàn)路版時(shí)，其地線應構成閉環形式，提高(gāo)電(diàn)路的抗幹擾能力。

    3）地線應盡量的粗。如果地線很(hěn)細的話(huà)，則地線電(diàn)阻将會(huì)較大(dà)，造成接地電(diàn)位随電(diàn)流的變化而變化，緻使信号電(diàn)平不穩，導緻電(diàn)路的抗幹擾能力下降。在布線空(kōng)間(jiān)允許的情況下，要保證主要地線的寬度至少(shǎo)在2-3mm以上(shàng)，元件引腳上(shàng)的接地線應該在1.5mm左右。

    4）要注意接地點的選擇。當電(diàn)路闆上(shàng)信号頻率低(dī)于1MHz時(shí)，由于布線和(hé)元件之間(jiān)的電(diàn)磁感應影(yǐng)響很(hěn)小(xiǎo)，而接地電(diàn)路形成的環流對幹擾的影(yǐng)響較大(dà)，所以要采用一點接地，使其不形成回路。當電(diàn)路闆上(shàng)信号頻率高(gāo)于10MHz時(shí)，由于PCB布線設計(jì)的電(diàn)感效應明(míng)顯，地線阻抗變得(de)很(hěn)大(dà)，此時(shí)接地電(diàn)路形成的環流就不再是主要的問題了。所以應采用多(duō)點接地，盡量降低(dī)地線阻抗。 

    4．其他 電(diàn)源線的布置除了要根據電(diàn)流的大(dà)小(xiǎo)盡量加粗走線寬度外，在PCB布線設計(jì)時(shí)還(hái)應使電(diàn)源線、地線的走線方向與數(shù)據線的走線方身一緻在PCB布線設計(jì)工作(zuò)的最後，用地線将電(diàn)路闆的底層沒有(yǒu)走線的地方鋪滿，這些(xiē)方法都有(yǒu)助于增強電(diàn)路的抗幹擾能力。數(shù)據線的寬度應盡可(kě)能地寬，以減小(xiǎo)阻抗。數(shù)據線的寬度至少(shǎo)不小(xiǎo)于0.3mm（12mil），如果采用0.46~0.5mm（18mil~20mil）則更為(wèi)理(lǐ)想。

    由于電(diàn)路闆的一個(gè)過孔會(huì)帶來(lái)大(dà)約10pF的電(diàn)容效應，這對于高(gāo)頻電(diàn)路，将會(huì)引入太多(duō)的幹擾，所以在PCB布線設計(jì)的時(shí)候，應盡可(kě)能地減少(shǎo)過孔的數(shù)量。再有(yǒu)，過多(duō)的過孔也會(huì)造成電(diàn)路闆的機械強度降低(dī)。