常用電(diàn)路PCB設計(jì)的EMC考慮

    一、器(qì)件的布局 

 

    在PCB設計(jì)的過程中，從EMC角度，首先要考慮三個(gè)主要因素:輸入/輸出引腳的個(gè)數(shù),器(qì)件密度和(hé)功耗。一個(gè)實用的規則是片狀元件所占面積為(wèi)基片的20%,每平方英寸耗散功率不大(dà)于2W。 

 

    在器(qì)件布置方面,原則上(shàng)應将相互有(yǒu)關的器(qì)件盡量靠近,将數(shù)字電(diàn)路、模拟電(diàn)路及電(diàn)源電(diàn)路分别放置,将高(gāo)頻電(diàn)路與低(dī)頻電(diàn)路分開(kāi)。易産生(shēng)噪聲的器(qì)件、小(xiǎo)電(diàn)流電(diàn)路、大(dà)電(diàn)流電(diàn)路等應盡量遠離邏輯電(diàn)路。對時(shí)鍾電(diàn)路和(hé)高(gāo)頻電(diàn)路等主要幹擾和(hé)輻射源應單獨安排,遠離敏感電(diàn)路。輸入輸出芯片要位于接近混合電(diàn)路封裝的I/O出口處。 

 

    高(gāo)頻元器(qì)件盡可(kě)能縮短(duǎn)連線,以減少(shǎo)分布參數(shù)和(hé)相互間(jiān)的電(diàn)磁幹擾,易受幹擾元器(qì)件不能相互離得(de)太近,輸入輸出盡量遠離。震蕩器(qì)盡可(kě)能靠近使用時(shí)鍾芯片的位置,并遠離信号接口和(hé)低(dī)電(diàn)平信号芯片。元器(qì)件要與基片的一邊平行(xíng)或垂直,盡可(kě)能使元器(qì)件平行(xíng)排列,這樣不僅會(huì)減小(xiǎo)元器(qì)件之間(jiān)的分布參數(shù),也符合混合電(diàn)路的制(zhì)造工藝,易于生(shēng)産。 

 

    在混合電(diàn)路基片上(shàng)電(diàn)源和(hé)接地的引出焊盤應對稱布置,最好均勻地分布許多(duō)電(diàn)源和(hé)接地的I/O連接。裸芯片的貼裝區(qū)連接到最負的電(diàn)位平面。 

 

    在選用多(duō)層混合電(diàn)路時(shí),電(diàn)路闆的層間(jiān)安排随着具體(tǐ)電(diàn)路改變,但(dàn)一般具有(yǒu)以下特征。 

 

    (1)電(diàn)源和(hé)地層分配在內(nèi)層,可(kě)視(shì)為(wèi)屏蔽層,可(kě)以很(hěn)好地抑制(zhì)電(diàn)路闆上(shàng)固有(yǒu)的共模RF幹擾,減小(xiǎo)高(gāo)頻電(diàn)源的分布阻抗。 

 

    (2)闆內(nèi)電(diàn)源平面和(hé)地平面盡量相互鄰近,一般地平面在電(diàn)源平面之上(shàng),這樣可(kě)以利用層間(jiān)電(diàn)容作(zuò)為(wèi)電(diàn)源的平滑電(diàn)容,同時(shí)接地平面對電(diàn)源平面分布的輻射電(diàn)流起到屏蔽作(zuò)用。 

 

    (3)布線層應盡量安排與電(diàn)源或地平面相鄰以産生(shēng)通(tōng)量對消作(zuò)用。 

 

    二、PCB走線 

 

    在電(diàn)路設計(jì)中,往往隻注重提高(gāo)布線密度,或追求布局均勻,忽視(shì)了線路布局對預防幹擾的影(yǐng)響,使大(dà)量的信号輻射到空(kōng)間(jiān)形成幹擾,可(kě)能會(huì)導緻更多(duō)的電(diàn)磁兼容問題。因此,良好的布線是決定設計(jì)成功的關鍵。 

 

    1 地線的布局 

 

    地線不僅是電(diàn)路工作(zuò)的電(diàn)位參考點,還(hái)可(kě)以作(zuò)為(wèi)信号的低(dī)阻抗回路。地線上(shàng)較常見的幹擾就是地環路電(diàn)流導緻的地環路幹擾。解決好這一類幹擾問題,就等于解決了大(dà)部分的電(diàn)磁兼容問題。地線上(shàng)的噪音(yīn)主要對數(shù)字電(diàn)路的地電(diàn)平造成影(yǐng)響,而數(shù)字電(diàn)路輸出低(dī)電(diàn)平時(shí),對地線的噪聲更為(wèi)敏感。地線上(shàng)的幹擾不僅可(kě)能引起電(diàn)路的誤動作(zuò),還(hái)會(huì)造成傳導和(hé)輻射發射。因此,減小(xiǎo)這些(xiē)幹擾的重點就在于盡可(kě)能地減小(xiǎo)地線的阻抗(對于數(shù)字電(diàn)路,減小(xiǎo)地線電(diàn)感尤為(wèi)重要)。 

 

    地線的布局要注意以下幾點: 

 

    (1)根據不同的電(diàn)源電(diàn)壓,數(shù)字電(diàn)路和(hé)模拟電(diàn)路分别設置地線。 

 

    (2)公共地線盡可(kě)能加粗。在采用多(duō)層厚膜工藝時(shí),可(kě)專門(mén)設置地線面,這樣有(yǒu)助于減小(xiǎo)環路面積,同時(shí)也降低(dī)了接受天線的效率。并且可(kě)作(zuò)為(wèi)信号線的屏蔽體(tǐ)。 

 

    (3)應避免梳狀地線,這種結構使信号回流環路很(hěn)大(dà),會(huì)增加輻射和(hé)敏感度,并且芯片之間(jiān)的公共阻抗也可(kě)能造成電(diàn)路的誤操作(zuò)。 

 

    (4)闆上(shàng)裝有(yǒu)多(duō)個(gè)芯片時(shí),地線上(shàng)會(huì)出現較大(dà)的電(diàn)位差,應把地線設計(jì)成封閉環路,提高(gāo)電(diàn)路的噪聲容限。 

 

    (5)同時(shí)具有(yǒu)模拟和(hé)數(shù)字功能的電(diàn)路闆,模拟地和(hé)數(shù)字地通(tōng)常是分離的,隻在電(diàn)源處連接。 

 

    2 電(diàn)源線的布局 

 

    一般而言,除直接由電(diàn)磁輻射引起的幹擾外,經由電(diàn)源線引起的電(diàn)磁幹擾最為(wèi)常見。因此電(diàn)源線的布局也很(hěn)重要,通(tōng)常應遵守以下規則。 

 

    (1)電(diàn)源線盡可(kě)能靠近地線以減小(xiǎo)供電(diàn)環路面積,差模輻射小(xiǎo),有(yǒu)助于減小(xiǎo)電(diàn)路交擾。不同電(diàn)源的供電(diàn)環路不要相互重疊。 

 

    (2)采用多(duō)層工藝時(shí),模拟電(diàn)源和(hé)數(shù)字電(diàn)源分開(kāi),避免相互幹擾。不要把數(shù)字電(diàn)源與模拟電(diàn)源重疊放置,否則就會(huì)産生(shēng)耦合電(diàn)容,破壞分離度。 

 

    (3)電(diàn)源平面與地平面可(kě)采用完全介質隔離,頻率和(hé)速度很(hěn)高(gāo)時(shí),應選用低(dī)介電(diàn)常數(shù)的介質漿料。電(diàn)源平面應靠近接地平面,并安排在接地平面之下,對電(diàn)源平面分布的輻射電(diàn)流起到屏蔽作(zuò)用。 

 

    (4)芯片的電(diàn)源引腳和(hé)地線引腳之間(jiān)應進行(xíng)去耦。去耦電(diàn)容采用0.01uF的片式電(diàn)容,應貼近芯片安裝,使去耦電(diàn)容的回路面積盡可(kě)能減小(xiǎo)。 

 

    (5)選用貼片式芯片時(shí),盡量選用電(diàn)源引腳與地引腳靠得(de)較近的芯片,可(kě)以進一步減小(xiǎo)去耦電(diàn)容的供電(diàn)回路面積,有(yǒu)利于實現電(diàn)磁兼容。 

 

    3 信号線的布局 

 

    在使用單層薄膜工藝時(shí),一個(gè)簡便适用的方法是先布好地線,然後将關鍵信号,如高(gāo)速時(shí)鍾信号或敏感電(diàn)路靠近它們的地回路布置,最後對其它電(diàn)路布線。信号線的布置最好根據信号的流向順序安排,使電(diàn)路闆上(shàng)的信号走向流暢。 

 

    如果要把EMI減到最小(xiǎo),就讓信号線盡量靠近與它構成的回流信号線,使回路面積盡可(kě)能小(xiǎo),以免發生(shēng)輻射幹擾。低(dī)電(diàn)平信号通(tōng)道(dào)不能靠近高(gāo)電(diàn)平信号通(tōng)道(dào)和(hé)無濾波的電(diàn)源線,對噪聲敏感的布線不要與大(dà)電(diàn)流、高(gāo)速開(kāi)關線平行(xíng)。如果可(kě)能,把所有(yǒu)關鍵走線都布置成帶狀線。不相容的信号線(數(shù)字與模拟、高(gāo)速與低(dī)速、大(dà)電(diàn)流與小(xiǎo)電(diàn)流、高(gāo)電(diàn)壓與低(dī)電(diàn)壓等)應相互遠離,不要平行(xíng)走線。信号間(jiān)的串擾對相鄰平行(xíng)走線的長度和(hé)走線間(jiān)距極其敏感,所以盡量使高(gāo)速信号線與其它平行(xíng)信号線間(jiān)距拉大(dà)且平行(xíng)長度縮小(xiǎo)。 

 

    導帶的電(diàn)感與其長度和(hé)長度的對數(shù)成正比,與其寬度的對數(shù)成反比。因此,導帶要盡可(kě)能短(duǎn),同一元件的各條地址線或數(shù)據線盡可(kě)能保持長度一緻,作(zuò)為(wèi)電(diàn)路輸入輸出的導線盡量避免相鄰平行(xíng),最好在之間(jiān)加接地線,可(kě)有(yǒu)效抑制(zhì)串擾。低(dī)速信号的布線密度可(kě)以相對大(dà)些(xiē),高(gāo)速信号的布線密度應盡量小(xiǎo)。 

 

    在多(duō)層厚膜工藝中,除了遵守單層布線的規則外還(hái)應注意: 

 

    盡量設計(jì)單獨的地線面,信号層安排與地層相鄰。不能使用時(shí),必須在高(gāo)頻或敏感電(diàn)路的鄰近設置一根地線。分布在不同層上(shàng)的信号線走向應相互垂直,這樣可(kě)以減少(shǎo)線間(jiān)的電(diàn)場(chǎng)和(hé)磁場(chǎng)耦合幹擾;同一層上(shàng)的信号線保持一定間(jiān)距,最好用相應地線回路隔離,減少(shǎo)線間(jiān)信号串擾。每一條高(gāo)速信号線要限制(zhì)在同一層上(shàng)。信号線不要離基片邊緣太近,否則會(huì)引起特征阻抗變化,而且容易産生(shēng)邊緣場(chǎng),增加向外的輻射。 

 

    4 時(shí)鍾線路的布局 

 

    時(shí)鍾電(diàn)路在數(shù)字電(diàn)路中占有(yǒu)重要地位,同時(shí)又是産生(shēng)電(diàn)磁輻射的主要來(lái)源。一個(gè)具有(yǒu)2ns上(shàng)升沿的時(shí)鍾信号輻射能量的頻譜可(kě)達160MHz。因此設計(jì)好時(shí)鍾電(diàn)路是保證達到整個(gè)電(diàn)路電(diàn)磁兼容的關鍵。關于時(shí)鍾電(diàn)路的布局,有(yǒu)以下注意事項: 

 

    (1)不要采用菊花(huā)鏈結構傳送時(shí)鍾信号,而應采用星型結構,即所有(yǒu)的時(shí)鍾負載直接與時(shí)鍾功率驅動器(qì)相互連接。 

 

    (2)所有(yǒu)連接晶振輸入/輸出端的導帶盡量短(duǎn),以減少(shǎo)噪聲幹擾及分布電(diàn)容對晶振的影(yǐng)響。 

 

    (3)晶振電(diàn)容地線應使用盡量寬而短(duǎn)的導帶連接至器(qì)件上(shàng);離晶振最近的數(shù)字地引腳,應盡量減少(shǎo)過孔。 

 

    來(lái)源：電(diàn)子發燒友(yǒu)