掀起PCB闆電(diàn)磁相容的“蓋頭”

    有(yǒu)人(rén)說過，世界上(shàng)隻有(yǒu)兩種電(diàn)子工程師(shī)：經曆過電(diàn)磁幹擾的和(hé)沒有(yǒu)經曆過電(diàn)磁幹擾的。伴随着PCB走線速遞的增加，電(diàn)磁兼容設計(jì)是電(diàn)子工程師(shī)不得(de)不考慮的問題。面對一個(gè)設計(jì)，當進行(xíng)一個(gè)産品和(hé)設計(jì)的EMC 分析時(shí)，有(yǒu)以下5 個(gè)重要屬性需考慮： 

　　(1) 關鍵器(qì)件尺寸：産生(shēng)輻射的發射器(qì)件的物理(lǐ)尺寸。射頻(RF) 電(diàn)流将會(huì)産生(shēng)電(diàn)磁場(chǎng)，該電(diàn)磁場(chǎng)會(huì)通(tōng)過機殼洩漏而脫離機殼。PCB 上(shàng)的走線長度作(zuò)為(wèi)傳輸路徑對射頻電(diàn)流具有(yǒu)直接的影(yǐng)響。 

　　(2) 阻抗匹配：源和(hé)接收器(qì)的阻抗，以及兩者之間(jiān)的傳輸阻抗。

    (3) 幹擾信号的強度：源能量級别有(yǒu)多(duō)強，并且它産生(shēng)有(yǒu)害幹擾的潛力有(yǒu)多(duō)大(dà)。 

    (4)幹擾信号的頻率特性：使用頻譜儀進行(xíng)波形觀察，觀察到的問題在頻譜的哪個(gè)位置，便于找到問題的所在。  

    (5)幹擾信号的時(shí)間(jiān)特性：這個(gè)問題是連續(周期信号)事件，還(hái)是僅僅存在于特定操作(zuò)周期(例如，單次的可(kě)能是某次按鍵操作(zuò)或者上(shàng)電(diàn)幹擾，周期性的磁盤驅動操作(zuò)或網絡突發傳輸)。

　　另外，我們還(hái)應該注意電(diàn)路組件內(nèi)的電(diàn)流流向。有(yǒu)電(diàn)路知識我們知道(dào)，電(diàn)流從電(diàn)壓高(gāo)的地方流向低(dī)的地方，并且電(diàn)流總是通(tōng)過一條或更多(duō)條路徑在一個(gè)閉環電(diàn)路中流動，因此一個(gè)最小(xiǎo)回路和(hé)一個(gè)很(hěn)重要的定律。針對那(nà)些(xiē)測量到幹擾電(diàn)流的方向，通(tōng)過修改PCB走線，使其不影(yǐng)響負載或敏感電(diàn)路。那(nà)些(xiē)要求從電(diàn)源到負載的高(gāo)阻抗路徑的應用，必須考慮返回電(diàn)流可(kě)以流過的所有(yǒu)可(kě)能的路徑。

    還(hái)有(yǒu)一些(xiē)低(dī)頻電(diàn)路的設計(jì)習慣需要注意。例如單點接地對于低(dī)頻應用是非常适合的，但(dàn)是和(hé)其他大(dà)牛聊天，發現不适合于射頻信号場(chǎng)合，因為(wèi)射頻信号場(chǎng)合存在更多(duō)的EMI 問題。相信有(yǒu)些(xiē)工程師(shī)将單點接地應用到所有(yǒu)産品設計(jì)中，而沒有(yǒu)認識到使用這種接地方法可(kě)能會(huì)産生(shēng)更多(duō)或更複雜的電(diàn)磁兼容問題。 

　　 PCB走線的問題也需要注意。導線或走線的阻抗包含電(diàn)阻R和(hé)感抗 ，在高(gāo)頻時(shí)阻抗 ， 沒有(yǒu)容抗 存在。當走線頻率高(gāo)于100kHz 以上(shàng)時(shí)，導線或走線變成了電(diàn)感。在音(yīn)頻以上(shàng)工作(zuò)的導線或走線可(kě)能成為(wèi)射頻天線。在EMC的規範中，不容許導線或走線在某一特定頻率的λ/20 以下工作(zuò)(天線的設計(jì)長度等于某一特定頻率的λ/4 或λ/2，)，當不小(xiǎo)心那(nà)麽設計(jì)時(shí)，走線變成了一根高(gāo)效能的天線，這讓後期的調試變得(de)更加棘手。 

　　最後說說PCB的布局問題。第一，要考慮PCB 的尺寸大(dà)小(xiǎo)。PCB 的尺寸過大(dà)時(shí)，随着走線的增長使系統抗幹擾能力下降，成本增加，而尺寸過小(xiǎo)容易引起散熱和(hé)互擾的問題。第二，再确定特殊元件(如時(shí)鍾元件)的位置(時(shí)鍾走線最好周圍不鋪地和(hé)不走在關鍵信号線的上(shàng)下，避免幹擾)。第三，依據電(diàn)路功能，對PCB整體(tǐ)進行(xíng)布局。在元器(qì)件布局上(shàng)，相關的元器(qì)件盡量靠近，這樣可(kě)以獲得(de)較好的抗幹擾效果。