形成幹擾的原因以及電(diàn)路闆抗幹擾如何設計(jì)

       抗幹擾設計(jì)的基本任務是系統或裝置既不因外界電(diàn)磁幹擾影(yǐng)響而誤動作(zuò)或喪失功能，也不向外界發送過大(dà)的噪聲幹擾，以免影(yǐng)響其他系統或裝置正常工作(zuò)。因此提高(gāo)系統的抗幹擾能力也是該系統設計(jì)的一個(gè)重要環節。 

   系統抗幹擾設計(jì) 
    抗幹擾問題是現代電(diàn)路設計(jì)中一個(gè)很(hěn)重要的環節，它直接反映了整個(gè)系統的性能和(hé)工作(zuò)的可(kě)靠性。在飛輪儲能系統的電(diàn)力電(diàn)子控制(zhì)中，由于其高(gāo)壓和(hé)低(dī)壓控制(zhì)信号同時(shí)并存，而且功率晶體(tǐ)管的瞬時(shí)開(kāi)關也産生(shēng)很(hěn)大(dà)的電(diàn)磁幹擾，因此提高(gāo)系統的抗幹擾能力也是該系統設計(jì)的一個(gè)重要環節。 

    形成幹擾的主要原因有(yǒu)如下幾點： 
    1)幹擾源，是指産生(shēng)幹擾的元件、設各或信号，用數(shù)字語言描述是指du/dt、di/dt大(dà)的地方。幹擾按其來(lái)源可(kě)分為(wèi)外部幹擾和(hé)內(nèi)部幹擾：外部幹擾是指那(nà)些(xiē)與儀表的結構無關，由使用條件和(hé)外界環境因素決定的幹擾，如雷電(diàn)、交流供電(diàn)、電(diàn)機等;內(nèi)部幹擾是由儀表結構布局及生(shēng)産工藝決定的，如多(duō)點接地選成的電(diàn)位差引起的幹擾、寄生(shēng)振蕩引起的幹擾、尖峰或振鈴噪聲引起的幹擾等。 
    2)敏感器(qì)件，指容易被幹擾的對象，如微控制(zhì)器(qì)、存貯器(qì)、A/D轉換、弱信号處理(lǐ)電(diàn)路等。 
    3)傳播路徑，是幹擾從幹擾源到敏感器(qì)件傳播的媒介，典型的幹擾傳播路徑是通(tōng)過導線的傳導、電(diàn)磁感應、靜電(diàn)感應和(hé)空(kōng)間(jiān)的輻射。 
    抗幹擾設計(jì)的基本任務是系統或裝置既不因外界電(diàn)磁幹擾影(yǐng)響而誤動作(zuò)或喪失功能，也不向外界發送過大(dà)的噪聲幹擾，以免影(yǐng)響其他系統或裝置正常工作(zuò)。其設計(jì)一般遵循下列三個(gè)原則：抑制(zhì)噪聲源，直接消除幹擾産生(shēng)的原因;切斷電(diàn)磁幹擾的傳播途徑，或者提高(gāo)傳遞途徑對電(diàn)磁幹擾的衰減作(zuò)用，以消除噪聲源和(hé)受擾設各之間(jiān)的噪聲耦合;加強受擾設各抵抗電(diàn)磁幹擾的能力，降低(dī)噪聲敏感度。目前，對系統的采用的抗幹擾技(jì)術(shù)主要有(yǒu)硬件抗幹擾技(jì)術(shù)和(hé)軟件抗幹擾技(jì)術(shù)。 
    4)硬件抗幹擾技(jì)術(shù)的設計(jì)。飛輪儲能系統的逆變電(diàn)路高(gāo)達20kHz的載波信号決定了它會(huì)産生(shēng)噪聲，這樣系統中電(diàn)力電(diàn)子裝置所産生(shēng)的噪聲和(hé)諧波問題就成為(wèi)主要的幹擾，它們會(huì)對設備和(hé)附近的儀表産生(shēng)影(yǐng)響，影(yǐng)響的程度與其控制(zhì)系統和(hé)設各的抗幹擾能力、接線環境、安裝距離及接地方法等因素有(yǒu)關。 
    轉換器(qì)産生(shēng)的PWM信号是以高(gāo)速通(tōng)斷DC電(diàn)壓來(lái)控制(zhì)輸出電(diàn)壓波形的。急劇(jù)的上(shàng)升或下降的輸出電(diàn)壓波包含許多(duō)高(gāo)頻分量，這些(xiē)高(gāo)頻分量就是産生(shēng)噪聲的根源。雖然噪聲和(hé)諧波都對電(diàn)子設各運行(xíng)産生(shēng)不良影(yǐng)響，但(dàn)是兩者還(hái)是有(yǒu)區(qū)别的：諧波通(tōng)常是指50次以下的高(gāo)頻分量，頻率為(wèi)2～3kHz;而噪聲卻為(wèi)10kHz甚至更高(gāo)的高(gāo)頻分量。噪聲一般要分為(wèi)兩大(dà)類：一類是由外部侵入到飛輪電(diàn)池的電(diàn)力電(diàn)子裝置，使其誤動作(zuò)：另一類是該裝置本身由于高(gāo)頻載波産生(shēng)的噪聲，它對周圍電(diàn)子、電(diàn)信設各産生(shēng)不良影(yǐng)響。 
    減低(dī)噪聲影(yǐng)響的一般辦法有(yǒu)改善動力線和(hé)信号線的布線方式，控制(zhì)信号用的信号線必須選用屏蔽線，屏蔽線外皮接地。為(wèi)防止外部噪聲侵入，可(kě)以采取以下的措施：使該電(diàn)力電(diàn)子裝置遠離噪聲源、信号線采取數(shù)字濾波和(hé)屏蔽線接地。 

    噪聲的衰減技(jì)術(shù)有(yǒu)如下幾點： 
    ①電(diàn)線噪聲的衰減的方法：在交流輸入端接入無線電(diàn)噪聲濾波器(qì);在電(diàn)源輸入端和(hé)逆變器(qì)輸出端接入線噪聲濾波器(qì)，該濾波器(qì)可(kě)由鐵(tiě)心線圈構成;将無線電(diàn)噪聲濾波器(qì)和(hé)線噪聲濾波器(qì)聯合使用;在電(diàn)源側接人(rén)LC濾波器(qì)。 
    ②逆變器(qì)至電(diàn)機配線噪聲輻射衰減，可(kě)采取金屬導線管和(hé)金屬箱通(tōng)過接地來(lái)切斷噪聲輻射。 
    ③飛輪電(diàn)力電(diàn)子裝置的輻射噪聲的衰減，通(tōng)常其噪聲輻射是很(hěn)小(xiǎo)的，但(dàn)是如果周圍的儀器(qì)對噪聲很(hěn)敏感，則應把該裝置裝入金屬箱內(nèi)屏蔽起來(lái)。 
    對于模拟電(diàn)路幹擾的抑制(zhì)，由于電(diàn)路中有(yǒu)要測量的電(diàn)流、電(diàn)壓等模拟量，其輸出信号都是微弱的模拟量信号，極易受幹擾影(yǐng)響，在傳輸線附近有(yǒu)強磁場(chǎng)時(shí)，信号線将有(yǒu)較大(dà)的交流噪聲。可(kě)以通(tōng)過在放大(dà)器(qì)的輸入、輸出之間(jiān)并聯一個(gè)電(diàn)容，在輸入端接入有(yǒu)源低(dī)通(tōng)濾波器(qì)來(lái)有(yǒu)效地抑制(zhì)交流噪聲。此外，在A/D變換時(shí)，數(shù)字地線和(hé)模拟電(diàn)路地線分開(kāi)，在輸入端加入箝位二極管，防止異常過壓信号。 
    而數(shù)字電(diàn)路常見的幹擾有(yǒu)電(diàn)源噪聲、地線噪聲、串擾、反射和(hé)靜電(diàn)放電(diàn)噪聲。為(wèi)抑制(zhì)噪聲，應注意輸入與輸出線路的隔離，線路的選擇、配線、器(qì)件的布局等問題。輸入信号的處理(lǐ)是抗幹擾的重要環節，大(dà)量的幹擾都是從此侵入的。 

    一般可(kě)以從以下幾個(gè)方面采取措施： 
    ①接點抖動幹擾的抑制(zhì);多(duō)餘的連接線路要盡量短(duǎn)，盡量用相互絞合的屏蔽線作(zuò)輸入線，以減少(shǎo)連線産生(shēng)的雜散電(diàn)容和(hé)電(diàn)感;避免信号線與動力線、數(shù)據線與脈沖線接近 
    ②采用光電(diàn)隔離技(jì)術(shù)，并且在隔離器(qì)件上(shàng)加RC電(diàn)路濾波。 
    ③認真妥善處理(lǐ)好接地問題，如模拟電(diàn)路地與數(shù)字電(diàn)路地要分開(kāi)，印制(zhì)闆上(shàng)模拟電(diàn)路與數(shù)字電(diàn)路應分開(kāi)，大(dà)電(diàn)流地應單獨引至接地點，印制(zhì)闆地線形成網格要足夠寬等。 

    軟件抗幹擾技(jì)術(shù) 
    除了硬件上(shàng)要采取一系列的抗幹擾措施外，在軟件上(shàng)也要采取數(shù)字濾波、設置軟件陷阱、利用看門(mén)狗程序冗餘設計(jì)等措施使系統穩定可(kě)靠地運行(xíng)。特别地，當儲能飛輪處于某一工作(zuò)狀态的時(shí)間(jiān)較長時(shí)，在主循環中應不斷地檢測狀态，重複執行(xíng)相應的操作(zuò)，也是增強可(kě)靠性的一個(gè)方法。 

    電(diàn)路闆設計(jì) 
    由于DSP、CPU等芯片工作(zuò)頻率較高(gāo)，即使電(diàn)路原理(lǐ)圖設計(jì)正确，若印制(zhì)電(diàn)路闆設計(jì)不當，也會(huì)對芯片的可(kě)靠性産生(shēng)不利影(yǐng)響。例如，如果印制(zhì)闆兩條細平行(xíng)線靠得(de)很(hěn)近，則會(huì)形成信号波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設計(jì)印制(zhì)電(diàn)路闆時(shí)，應注意采用正确的方法。 

    1)地線設計(jì)。在電(diàn)路中，接地是控制(zhì)幹擾的重要方法，如能将接地和(hé)屏蔽正确結合起來(lái)使用，可(kě)解決大(dà)部分幹擾問題。在一塊電(diàn)路闆上(shàng)，DSP、CPU同時(shí)集成了數(shù)字電(diàn)路和(hé)模拟電(diàn)路，設計(jì)電(diàn)路闆時(shí)，應使它們盡量分開(kāi)，而兩者的地線不要相混，分别與電(diàn)源端地線相連。盡量加粗接地線，同時(shí)将接地線構成閉環路。 

    2)配置去耦電(diàn)容。在直流電(diàn)源回路中，負載的變化會(huì)引起電(diàn)源噪聲。例如在數(shù)字電(diàn)路中，當電(diàn)路從一個(gè)狀态轉換為(wèi)另一種狀态時(shí)，就會(huì)在電(diàn)源線上(shàng)産生(shēng)一個(gè)很(hěn)大(dà)的尖峰電(diàn)流，形成瞬變的噪聲電(diàn)壓。配置去耦電(diàn)容可(kě)以抑制(zhì)因負載變化而産生(shēng)的噪聲，是DSP電(diàn)路闆的可(kě)靠性設計(jì)的一種常規做(zuò)法：電(diàn)源輸人(rén)端可(kě)跨接一個(gè)10～100μF的電(diàn)解電(diàn)容器(qì);為(wèi)每個(gè)集成電(diàn)路芯片配置一個(gè)0.01 μF的陶瓷電(diàn)容器(qì);對于關斷時(shí)電(diàn)流變化大(dà)的器(qì)件和(hé)ROM、RAM等存儲型器(qì)件，應在芯片的電(diàn)源線和(hé)地線間(jiān)直接接入去耦電(diàn)容。注意去耦電(diàn)容的引線不能過長，特别是高(gāo)頻旁路電(diàn)容不能帶引線。 
    大(dà)多(duō)數(shù)資料有(yǒu)提到過，去耦電(diàn)容就近放置，是從減小(xiǎo)回路電(diàn)感的角度去談及擺放問題，其實還(hái)有(yǒu)一個(gè)原則就是去耦半徑的問題，如果電(diàn)容離着芯片位置較遠，超過去耦半徑，會(huì)起不到去耦效果。 
    考慮去耦半徑的最好辦法就是考察噪聲源和(hé)電(diàn)容補償電(diàn)流之間(jiān)的相位關系。當芯片對電(diàn)流的需求發生(shēng)變化時(shí)，會(huì)在電(diàn)源平面的一個(gè)很(hěn)小(xiǎo)的局部區(qū)域內(nèi)産生(shēng)電(diàn)壓擾動，電(diàn)容要補償這一電(diàn)流(電(diàn)壓)，就必須感知到這一電(diàn)壓擾動。信号在介質中傳播需要一定的時(shí)間(jiān)，因此發生(shēng)局部電(diàn)壓擾動到電(diàn)容感知到需要有(yǒu)一定的時(shí)間(jiān)延遲，因此必然造成噪聲源和(hé)電(diàn)容補償電(diàn)流之間(jiān)的相位上(shàng)的不一緻。特定的電(diàn)容，對與它自諧振頻率相同的噪聲補償效果最好，我們以這個(gè)頻率來(lái)衡量這種相位關系。當擾動區(qū)到電(diàn)容的距離到達時(shí)，補償電(diàn)流的相位為(wèi)和(hé)噪聲源相位剛好差180°，即完全反相，此時(shí)補償電(diàn)流不再起作(zuò)用，去耦作(zuò)用失效，補償的能量無法及時(shí)送達，為(wèi)了能有(yǒu)效傳遞補償能量，應使噪聲源和(hé)補償電(diàn)流之間(jiān)的相位差盡可(kě)能的小(xiǎo)，最好是同相位的。距離越近，相位差越小(xiǎo)，補償能量傳遞越多(duō)，如果距離為(wèi)0，則補償能量百分之百傳遞到擾動區(qū)，這就要求噪聲源距離電(diàn)容盡可(kě)能得(de)近。 
    對于大(dà)電(diàn)容，因為(wèi)其諧振頻率很(hěn)低(dī)，對應的波長非常長，因為(wèi)去耦半徑很(hěn)大(dà)，所以不用去怎麽關心大(dà)電(diàn)容在電(diàn)路闆上(shàng)的放置位置的原因，對于小(xiǎo)電(diàn)容，因為(wèi)去耦半徑很(hěn)小(xiǎo)，需要靠近去耦的芯片。

 
    3)電(diàn)路闆器(qì)件的布置。在器(qì)件布置方面與其他邏輯電(diàn)路一樣，應把相互有(yǒu)關的器(qì)件盡量放得(de)靠近些(xiē)，這樣可(kě)以獲得(de)較好的抗噪聲效果。時(shí)鍾發生(shēng)器(qì)、晶振和(hé)CPU的時(shí)鍾輸人(rén)端都易産生(shēng)噪聲，這些(xiē)器(qì)件要相互靠近些(xiē)，同時(shí)遠離模拟器(qì)件。 

    電(diàn)路抗幹擾設計(jì)原則彙總： 
    1.電(diàn)源線的設計(jì) 
    (1) 選擇合适的電(diàn)源 
    (2) 盡量加寬電(diàn)源線 
    (3) 保證電(diàn)源線、底線走向和(hé)數(shù)據傳輸方向一緻 
    (4) 使用抗幹擾元器(qì)件 
    (5) 電(diàn)源入口添加去耦電(diàn)容(10~100uf) 

    2.地線的設計(jì) 
    (1) 模拟地和(hé)數(shù)字地分開(kāi) 
    (2) 盡量采用單點接地 
    (3) 盡量加寬地線 
    (4) 将敏感電(diàn)路連接到穩定的接地參考源 
    (5) 對pcb闆進行(xíng)分區(qū)設計(jì)，把高(gāo)帶寬的噪聲電(diàn)路與低(dī)頻電(diàn)路分開(kāi) 
    (6) 盡量減少(shǎo)接地環路(所有(yǒu)器(qì)件接地後回電(diàn)源地形成的通(tōng)路叫“地線環路”)的面積 

    3.元器(qì)件的配置 
    (1) 不要有(yǒu)過長的平行(xíng)信号線 
    (2) 保證pcb的時(shí)鍾發生(shēng)器(qì)、晶振和(hé)cpu的時(shí)鍾輸入端盡量靠近，同時(shí)遠離其他低(dī)頻器(qì)件 
    (3) 元器(qì)件應圍繞核心器(qì)件進行(xíng)配置，盡量減少(shǎo)引線長度 
    (4) 對pcb闆進行(xíng)分區(qū)布局 
    (5) 考慮pcb闆在機箱中的位置和(hé)方向 
    (6) 縮短(duǎn)高(gāo)頻元器(qì)件之間(jiān)的引線 

    4.去耦電(diàn)容的配置 
    (1) 每10個(gè)集成電(diàn)路要增加一片充放電(diàn)電(diàn)容(10uf) 
    (2) 引線式電(diàn)容用于低(dī)頻，貼片式電(diàn)容用于高(gāo)頻 
    (3) 每個(gè)集成芯片要布置一個(gè)0.1uf的陶瓷電(diàn)容 
    (4) 對抗噪聲能力弱，關斷時(shí)電(diàn)源變化大(dà)的器(qì)件要加高(gāo)頻去耦電(diàn)容 
    (5) 電(diàn)容之間(jiān)不要共用過孔 
    (6) 去耦電(diàn)容引線不能太長 

    5.降低(dī)噪聲和(hé)電(diàn)磁幹擾原則 
    (1) 盡量采用45°折線而不是90°折線(盡量減少(shǎo)高(gāo)頻信号對外的發射與耦合) 
    (2) 用串聯電(diàn)阻的方法來(lái)降低(dī)電(diàn)路信号邊沿的跳(tiào)變速率 
    (3) 石英晶振外殼要接地 
    (4) 閑置不用的們電(diàn)路不要懸空(kōng) 
    (5) 時(shí)鍾垂直于IO線時(shí)幹擾小(xiǎo) 
    (6) 盡量讓時(shí)鍾周圍電(diàn)動勢趨于零 
    (7) IO驅動電(diàn)路盡量靠近pcb的邊緣 
    (8) 任何信号不要形成回路 
    (9) 對高(gāo)頻闆，電(diàn)容的分布電(diàn)感不能忽略，電(diàn)感的分布電(diàn)容也不能忽略 
    (10) 通(tōng)常功率線、交流線盡量在和(hé)信号線不同的闆子上(shàng) 

    6.其他設計(jì)原則 
    (1)CMOS的未使用引腳要通(tōng)過電(diàn)阻接地或電(diàn)源 
    (2)用RC電(diàn)路來(lái)吸收繼電(diàn)器(qì)等原件的放電(diàn)電(diàn)流 
    (3)總線上(shàng)加10k左右上(shàng)拉電(diàn)阻有(yǒu)助于抗幹擾 
    (4)采用全譯碼有(yǒu)更好的抗幹擾性 
    (5)元器(qì)件不用引腳通(tōng)過10k電(diàn)阻接電(diàn)源 
    (6)總線盡量短(duǎn)，盡量保持一樣長度 
    (7)兩層之間(jiān)的布線盡量垂直 
    (8)發熱元器(qì)件避開(kāi)敏感元件 
    (9)正面橫向走線，反面縱向走線，隻要空(kōng)間(jiān)允許，走線越粗越好(僅限地線和(hé)電(diàn)源線) 
    (10)要有(yǒu)良好的地層線，應當盡量從正面走線，反面用作(zuò)地層線 
    (11)保持足夠的距離，如濾波器(qì)的輸入輸出、光耦的輸入輸出、交流電(diàn)源線和(hé)弱信号線等 
    (12)長線加低(dī)通(tōng)濾波器(qì)。走線盡量短(duǎn)截，不得(de)已走的長線應當在合理(lǐ)的位置插入C、RC、或LC低(dī)通(tōng)濾波器(qì)。 
    (13)除了地線，能用細線的不要用粗線。 

    7.布線寬度和(hé)電(diàn)流 
    一般寬度不宜小(xiǎo)于0.2.mm(8mil) 
    在高(gāo)密度高(gāo)精度的pcb上(shàng)，間(jiān)距和(hé)線寬一般0.3mm(12mil) 
    當銅箔的厚度在50um左右時(shí)，導線寬度1~1.5mm(60mil) = 2A 
    公共地一般80mil,對于有(yǒu)微處理(lǐ)器(qì)的應用更要注意 

    8.電(diàn)源線盡量短(duǎn)，走直線，最好走樹(shù)形，不要走環形 

    9.布局 
    首先，要考慮PCB尺寸大(dà)小(xiǎo)。PCB尺寸過大(dà)時(shí)，印制(zhì)線條長，阻抗增加，抗噪聲能力下降，成本也增加;過小(xiǎo)，則散熱不好，且鄰近線條易受幹擾。 
    在确定PCB尺寸後.再确定特殊元件的位置。最後，根據電(diàn)路的功能單元，對電(diàn)路的全部元器(qì)件進行(xíng)布局。 
    在确定特殊元件的位置時(shí)要遵守以下原則： 
    (1)盡可(kě)能縮短(duǎn)高(gāo)頻元器(qì)件之間(jiān)的連線，設法減少(shǎo)它們的分布參數(shù)和(hé)相互間(jiān)的電(diàn)磁幹擾。易受幹擾的元器(qì)件不能相互挨得(de)太近，輸入和(hé)輸出元件應盡量遠離。 
    (2)某些(xiē)元器(qì)件或導線之間(jiān)可(kě)能有(yǒu)較高(gāo)的電(diàn)位差，應加大(dà)它們之間(jiān)的距離，以免放電(diàn)引出意外短(duǎn)路。帶高(gāo)電(diàn)壓的元器(qì)件應盡量布置在調試時(shí)手不易觸及的地方。 
    (3)重量超過15g的元器(qì)件、應當用支架加以固定，然後焊接。那(nà)些(xiē)又大(dà)又重、發熱量多(duō)的元器(qì)件，不宜裝在印制(zhì)闆上(shàng)，而應裝在整機的機箱底闆上(shàng)，且應考慮散熱問題。熱敏元件應遠離發熱元件。 
    (4)對于電(diàn)位器(qì)、可(kě)調電(diàn)感線圈、可(kě)變電(diàn)容器(qì)、微動開(kāi)關等可(kě)調元件的布局應考慮整機的結構要求。若是機內(nèi)調節，應放在印制(zhì)闆上(shàng)方便于調節的地方;若是機外調節，其位置要與調節旋鈕在機箱面闆上(shàng)的位置相适應。 
    (5)應留出印制(zhì)扳定位孔及固定支架所占用的位置。 
    根據電(diàn)路的功能單元.對電(diàn)路的全部元器(qì)件進行(xíng)布局時(shí)，要符合以下原則： 
    (1)按照電(diàn)路的流程安排各個(gè)功能電(diàn)路單元的位置，使布局便于信号流通(tōng)，并使信号盡可(kě)能保持一緻的方向。 
    (2)以每個(gè)功能電(diàn)路的核心元件為(wèi)中心，圍繞它來(lái)進行(xíng)布局。元器(qì)件應均勻、整齊、緊湊地排列在PCB上(shàng).盡量減少(shǎo)和(hé)縮短(duǎn)各元器(qì)件之間(jiān)的引線和(hé)連接。 
    (3)在高(gāo)頻下工作(zuò)的電(diàn)路，要考慮元器(qì)件之間(jiān)的分布參數(shù)。一般電(diàn)路應盡可(kě)能使元器(qì)件平行(xíng)排列。這樣，不但(dàn)美觀.而且裝焊容易.易于批量生(shēng)産。 
    (4)位于電(diàn)路闆邊緣的元器(qì)件，離電(diàn)路闆邊緣一般不小(xiǎo)于2mm。電(diàn)路闆的最佳形狀為(wèi)矩形。長寬比為(wèi)3：2成4：3。電(diàn)路闆面尺寸大(dà)于200x150mm時(shí).應考慮電(diàn)路闆所受的機械強度。 

    10.布線 
    布線的原則如下： 
    (1)輸入輸出端用的導線應盡量避免相鄰平行(xíng)。最好加線間(jiān)地線，以免發生(shēng)反饋藕合。 
    (2)印制(zhì)攝導線的最小(xiǎo)寬度主要由導線與絕緣基扳間(jiān)的粘附強度和(hé)流過它們的電(diàn)流值決定。當銅箔厚度為(wèi)0.05mm、寬度為(wèi) 1 ~ 15mm 時(shí).通(tōng)過 2A的電(diàn)流，溫度不會(huì)高(gāo)于3℃，因此.導線寬度為(wèi)1.5mm可(kě)滿足要求。對于集成電(diàn)路，尤其是數(shù)字電(diàn)路，通(tōng)常選0.02~0.3mm導線寬度。當然，隻要允許，還(hái)是盡可(kě)能用寬線.尤其是電(diàn)源線和(hé)地線。導線的最小(xiǎo)間(jiān)距主要由最壞情況下的線間(jiān)絕緣電(diàn)阻和(hé)擊穿電(diàn)壓決定。對于集成電(diàn)路，尤其是數(shù)字電(diàn)路，隻要工藝允許，可(kě)使間(jiān)距小(xiǎo)至5~8mm。 
    (3)印制(zhì)導線拐彎處一般取圓弧形，而直角或夾角在高(gāo)頻電(diàn)路中會(huì)影(yǐng)響電(diàn)氣性能。此外，盡量避免使用大(dà)面積銅箔，否則.長時(shí)間(jiān)受熱時(shí)，易發生(shēng)銅箔膨脹和(hé)脫落現象。必須用大(dà)面積銅箔時(shí)，最好用栅格狀.這樣有(yǒu)利于排除銅箔與基闆間(jiān)粘合劑受熱産生(shēng)的揮發性氣體(tǐ)。 

    11.焊盤 
    焊盤中心孔要比器(qì)件引線直徑稍大(dà)一些(xiē)。焊盤太大(dà)易形成虛焊。焊盤外徑D一般不小(xiǎo)于(d+1.2)mm，其中d為(wèi)引線孔徑。對高(gāo)密度的數(shù)字電(diàn)路，焊盤最小(xiǎo)直徑可(kě)取(d+1.0)mm。 

    12.PCB及電(diàn)路抗幹擾措施 
    印制(zhì)電(diàn)路闆的抗幹擾設計(jì)與具體(tǐ)電(diàn)路有(yǒu)着密切的關系，這裏僅就PCB抗幹擾設計(jì)的幾項常用措施做(zuò)一些(xiē)說明(míng)。 

    13.電(diàn)源線設計(jì) 
    根據印制(zhì)線路闆電(diàn)流的大(dà)小(xiǎo)，盡量加租電(diàn)源線寬度，減少(shǎo)環路電(diàn)阻。同時(shí)、使電(diàn)源線、地線的走向和(hé)數(shù)據傳遞的方向一緻，這樣有(yǒu)助于增強抗噪聲能力。 

    14.地線設計(jì) 
    地線設計(jì)的原則是： 
    (1)數(shù)字地與模拟地分開(kāi)。若線路闆上(shàng)既有(yǒu)邏輯電(diàn)路又有(yǒu)線性電(diàn)路，應使它們盡量分開(kāi)。低(dī)頻電(diàn)路的地應盡量采用單點并聯接地，實際布線有(yǒu)困難時(shí)可(kě)部分串聯後再并聯接地。高(gāo)頻電(diàn)路宜采用多(duō)點串聯接地，地線應短(duǎn)而租，高(gāo)頻元件周圍盡量用栅格狀大(dà)面積地箔。 
    (2)接地線應盡量加粗。若接地線用很(hěn)紉的線條，則接地電(diàn)位随電(diàn)流的變化而變化，使抗噪性能降低(dī)。因此應将接地線加粗，使它能通(tōng)過三倍于印制(zhì)闆上(shàng)的允許電(diàn)流。如有(yǒu)可(kě)能，接地線應在2~3mm以上(shàng)。 
    (3)接地線構成閉環路。隻由數(shù)字電(diàn)路組成的印制(zhì)闆，其接地電(diàn)路布成團環路大(dà)多(duō)能提高(gāo)抗噪聲能力。 

    15.退藕電(diàn)容配置 
    PCB設計(jì)的常規做(zuò)法之一是在印制(zhì)闆的各個(gè)關鍵部位配置适當的退藕電(diàn)容。 
    退藕電(diàn)容的一般配置原則是： 
    (1)電(diàn)源輸入端跨接10~100uf的電(diàn)解電(diàn)容器(qì)。如有(yǒu)可(kě)能，接100uF以上(shàng)的更好。 
    (2)原則上(shàng)每個(gè)集成電(diàn)路芯片都應布置一個(gè)0.01pF的瓷片電(diàn)容，如遇印制(zhì)闆空(kōng)隙不夠，可(kě)每4~8個(gè)芯片布置一個(gè)1 ~ 10pF的但(dàn)電(diàn)容。 
    (3)對于抗噪能力弱、關斷時(shí)電(diàn)源變化大(dà)的器(qì)件，如 RAM、ROM存儲器(qì)件，應在芯片的電(diàn)源線和(hé)地線之間(jiān)直接接入退藕電(diàn)容。 
    (4)電(diàn)容引線不能太長，尤其是高(gāo)頻旁路電(diàn)容不能有(yǒu)引線。 
    此外，還(hái)應注意以下兩點： 
    (1)在印制(zhì)闆中有(yǒu)接觸器(qì)、繼電(diàn)器(qì)、按鈕等元件時(shí).操作(zuò)它們時(shí)均會(huì)産生(shēng)較大(dà)火(huǒ)花(huā)放電(diàn)，必須采用附圖所示的 RC 電(diàn)路來(lái)吸收放電(diàn)電(diàn)流。一般 R 取 1 ~ 2K，C取2.2 ~47UF。 
    (2)CMOS的輸入阻抗很(hěn)高(gāo)，且易受感應，因此在使用時(shí)對不用端要接地或接正電(diàn)源。