客戶經理(lǐ)
18902856696
地址：深圳市龍崗區(qū)坂田布龍路168号富豪花(huā)園榮興商務中心302室
數(shù)字器(qì)件正朝着高(gāo)速、低(dī)耗、小(xiǎo)體(tǐ)積、高(gāo)抗幹擾性的方向發展，這一發展趨勢對印刷電(diàn)路闆的設計(jì)提出了很(hěn)多(duō)新要求。作(zuò)者根據多(duō)年在硬件設計(jì)工作(zuò)中的經驗，總結一些(xiē)高(gāo)頻布線的技(jì)巧，供大(dà)家(jiā)參考。
(1)高(gāo)頻電(diàn)路往往集成度較高(gāo)，布線密度大(dà)，采用多(duō)層闆既是布線所必須的，也是降低(dī)幹擾的有(yǒu)效手段。
(2)高(gāo)速電(diàn)路器(qì)件管腳間(jiān)的引線彎折越少(shǎo)越好。高(gāo)頻電(diàn)路布線的引線最好采用全直線，需要轉折，可(kě)用45折線或圓弧轉折，滿足這一要求可(kě)以減少(shǎo)高(gāo)頻信号對外的發射和(hé)相互間(jiān)的耦合。
(3)高(gāo)頻電(diàn)路器(qì)件管腳間(jiān)的引線越短(duǎn)越好。
(4)高(gāo)頻電(diàn)路器(qì)件管腳間(jiān)的引線層間(jiān)交替越少(shǎo)越好。所謂“引線的層間(jiān)交替越少(shǎo)越好”是指元件連接過程中所用的過孔(Via)越少(shǎo)越好，據測，一個(gè)過孔可(kě)帶來(lái)約0.5 pF的分布電(diàn)容，減少(shǎo)過孔數(shù)能顯著提高(gāo)速度。
(5)高(gāo)頻電(diàn)路布線要注意信号線近距離平行(xíng)走線所引入的“交叉幹擾”，若無法避免平行(xíng)分布，可(kě)在平行(xíng)信号線的反面布置大(dà)面積“地”來(lái)大(dà)幅度減少(shǎo)幹擾。同一層內(nèi)的平行(xíng)走線幾乎無法避免，但(dàn)是在相鄰的兩個(gè)層，走線的方向務必取為(wèi)相互垂直。
(6)對特别重要的信号線或局部單元實施地線包圍的措施，即繪制(zhì)所選對象的外輪廓線。利用此功能，可(kě)以自動地對所選定的重要信号線進行(xíng)所謂的“包地”處理(lǐ)，當然，把此功能用于時(shí)鍾等單元局部進行(xíng)包地處理(lǐ)對高(gāo)速系統也将非常有(yǒu)益。
(7)各類信号走線不能形成環路，地線也不能形成電(diàn)流環路。
(8)每個(gè)集成電(diàn)路塊的附近應設置一個(gè)高(gāo)頻去耦電(diàn)容。
(9)模拟地線、數(shù)字地線等接往公共地線時(shí)要用高(gāo)頻扼流環節。在實際裝配高(gāo)頻扼流環節時(shí)用的往往是中心孔穿有(yǒu)導線的高(gāo)頻鐵(tiě)氧體(tǐ)磁珠，在電(diàn)路原理(lǐ)圖上(shàng)對它一般不予表達，由此形成的網絡表(netlist)就不包含這類元件，布線時(shí)就會(huì)因此而忽略它的存在。針對此現實，可(kě)在原理(lǐ)圖中把它當做(zuò)電(diàn)感，在PCB元件庫中單獨為(wèi)它定義一個(gè)元件封裝，布線前把它手工移動到靠近公共地線彙合點的合适位置上(shàng)。
(10)模拟電(diàn)路與數(shù)字電(diàn)路應分開(kāi)布置，獨立布線後應單點連接電(diàn)源和(hé)地，避免相互幹擾。
(11)DSP、片外程序存儲器(qì)和(hé)數(shù)據存儲器(qì)接入電(diàn)源前， 應加濾波電(diàn)容并使其盡量靠近芯片電(diàn)源引腳，以濾除電(diàn)源噪聲。另外，在DSP與片外程序存儲器(qì)和(hé)數(shù)據存儲器(qì)等關鍵部分周圍建議屏蔽，可(kě)減少(shǎo)外界幹擾。
(12)片外程序存儲器(qì)和(hé)數(shù)據存儲器(qì)應盡量靠近DSP芯片放置， 同時(shí)要合理(lǐ)布局， 使數(shù)據線和(hé)地址線長短(duǎn)基本保持一緻，尤其當系統中有(yǒu)多(duō)片存儲器(qì)時(shí)要考慮時(shí)鍾線到各存儲器(qì)的時(shí)鍾輸入距離相等或可(kě)以加單獨的可(kě)編程時(shí)鍾驅動芯片。對于DSP系統而言，應選擇存取速度與DSP相仿的外部存儲器(qì)，不然DSP的高(gāo)速處理(lǐ)能力将不能充分發揮。DSP指令周期為(wèi)納秒(miǎo)級，因而DSP硬件系統中最易出現的問題是高(gāo)頻幹擾，因此在制(zhì)作(zuò)DSP硬件系統的印制(zhì)電(diàn)路闆(PCB)時(shí)，應特别注意對地址線和(hé)數(shù)據線等重要信号線的布線要做(zuò)到正确合理(lǐ)。布線時(shí)盡量使高(gāo)頻線短(duǎn)而粗，且遠離易受幹擾的信号線，如模拟信号線等。當DSP周圍電(diàn)路較複雜時(shí)，建議将DSP及其時(shí)鍾電(diàn)路、複位電(diàn)路、片外程序存儲器(qì)、數(shù)據存儲器(qì)制(zhì)作(zuò)成最小(xiǎo)系統，以減少(shǎo)幹擾。
(13)當本着以上(shàng)原則，熟練設計(jì)工具的使用技(jì)巧以後，經過手工布線完成後，高(gāo)頻電(diàn)路為(wèi)了提高(gāo)系統的靠性和(hé)可(kě)生(shēng)産性，一般都需要利用高(gāo)級的PCB仿真軟件進行(xíng)仿真。
限于篇幅本文不對具體(tǐ)的仿真做(zuò)詳細介紹，但(dàn)給大(dà)家(jiā)的建議是如果有(yǒu)條件一定要對系統做(zuò)仿真，這裏給對幾個(gè)基本的概念。
給大(dà)家(jiā)做(zuò)一個(gè)基本的說明(míng)。
什麽是電(diàn)磁幹擾(EMI)和(hé)電(diàn)磁兼容性(EMC)?
電(diàn)磁幹擾(Electromagnetic InteRFerence)有(yǒu)傳導幹擾和(hé)輻射幹擾兩種。傳導幹擾是指通(tōng)過導電(diàn)介質把一個(gè)電(diàn)網絡上(shàng)的信号耦合(幹擾)到另一個(gè)電(diàn)網絡。輻射幹擾是指幹擾源通(tōng)過空(kōng)間(jiān)把其信号耦合(幹擾)到另一個(gè)電(diàn)網絡。在高(gāo)速PCB及系統設計(jì)中，高(gāo)頻信号線、集成電(diàn)路的引腳、各類接插件等都可(kě)能成為(wèi)具有(yǒu)天線特性的輻射幹擾源，能發射電(diàn)磁波并影(yǐng)響其他系統或本系統內(nèi)其他子系統的正常工作(zuò)。
什麽是信号完整性(signal integrity)?
信号完整性是指信号在信号線上(shàng)的質量。信号具有(yǒu)良好的信号完整性是指當在需要的時(shí)候，具有(yǒu)所必需達到的電(diàn)壓電(diàn)平數(shù)值。差的信号完整性不是由某一單一因素導緻的，而是闆級設計(jì)中多(duō)種因素共同引起的。主要的信号完整性問題包括反射、振蕩、地彈、串擾等。
什麽是反射(reflection)?
反射就是在傳輸線上(shàng)的回波。信号功率(電(diàn)壓和(hé)電(diàn)流)的一部分傳輸到線上(shàng)并達到負載處，但(dàn)是有(yǒu)一部分被反射了。如果源端與負載端具有(yǒu)相同的阻抗，反射就不會(huì)發生(shēng)了。源端與負載端阻抗不匹配會(huì)引起線上(shàng)反射，負載将一部分電(diàn)壓反射回源端。如果負載阻抗小(xiǎo)于源阻抗，反射電(diàn)壓為(wèi)負，反之，如果負載阻抗大(dà)于源阻抗，反射電(diàn)壓為(wèi)正。布線的幾何形狀、不正确的線端接、經過連接器(qì)的傳輸及電(diàn)源平面的不連續等因素的變化均會(huì)導緻此類反射。
什麽是串擾(crosstalk)?
串擾是兩條信号線之間(jiān)的耦合，信号線之間(jiān)的互感和(hé)互容引起線上(shàng)的噪聲。容性耦合引發耦合電(diàn)流，而感性耦合引發耦合電(diàn)壓。PCB闆層的參數(shù)、信号線間(jiān)距、驅動端和(hé)接收端的電(diàn)氣特性及線端接方式對串擾都有(yǒu)一定的影(yǐng)響。
什麽是過沖(overshoot)和(hé)下沖(undershoot)?
過沖就是第一個(gè)峰值或谷值超過設定電(diàn)壓——對于上(shàng)升沿是指最高(gāo)電(diàn)壓而對于下降沿是指最低(dī)電(diàn)壓。下沖是指下一個(gè)谷值或峰值。過分的過沖能夠引起保護二極管工作(zuò)，導緻過早地失效。過分的下沖能夠引起假的時(shí)鍾或數(shù)據錯誤(誤操作(zuò))。
什麽是振蕩(ringing)和(hé) 環繞振蕩(rounding)?
振蕩的現象是反複出現過沖和(hé)下沖。信号的振蕩和(hé)環繞振蕩由線上(shàng)過度的電(diàn)感和(hé)電(diàn)容引起，振蕩屬于欠阻尼狀态而環繞振蕩屬于過阻尼狀态。信号完整性問題通(tōng)常發生(shēng)在周期信号中，如時(shí)鍾等，振蕩和(hé)環繞振蕩同反射一樣也是由多(duō)種因素引起的，振蕩可(kě)以通(tōng)過适當的端接予以減小(xiǎo)，但(dàn)是不可(kě)能完全消除。
什麽是地電(diàn)平面反彈噪聲和(hé)回流噪聲?
在電(diàn)路中有(yǒu)大(dà)的電(diàn)流湧動時(shí)會(huì)引起地平面反彈噪聲(簡稱為(wèi)地彈)，如大(dà)量芯片的輸出同時(shí)開(kāi)啓時(shí)，将有(yǒu)一個(gè)較大(dà)的瞬态電(diàn)流在芯片與闆的電(diàn)源平面流過，芯片封裝與電(diàn)源平面的電(diàn)感和(hé)電(diàn)阻會(huì)引發電(diàn)源噪聲，這樣會(huì)在真正的地平面(0V)上(shàng)産生(shēng)電(diàn)壓的波動和(hé)變化，這個(gè)噪聲會(huì)影(yǐng)響其他元器(qì)件的動作(zuò)。負載電(diàn)容的增大(dà)、負載電(diàn)阻的減小(xiǎo)、地電(diàn)感的增大(dà)、同時(shí)開(kāi)關器(qì)件數(shù)目的增加均會(huì)導緻地彈的增大(dà)。
由于地電(diàn)平面(包括電(diàn)源和(hé)地)分割，例如地層被分割為(wèi)數(shù)字地、模拟地、屏蔽地等，當數(shù)字信号走到模拟地線區(qū)域時(shí)，就會(huì)産生(shēng)地平面回流噪聲。同樣電(diàn)源層也可(kě)能會(huì)被分割為(wèi)2.5V，3.3V，5V等。所以在多(duō)電(diàn)壓PCB設計(jì)中，地電(diàn)平面的反彈噪聲和(hé)回流噪聲需要特别關心。
在時(shí)域(time domain)和(hé)頻域(frequency domain)之間(jiān)有(yǒu)什麽不同?
時(shí)域(time domain)是以時(shí)間(jiān)為(wèi)基準的電(diàn)壓或電(diàn)流的變化的過程，可(kě)以用示波器(qì)觀察到。它通(tōng)常用于找出管腳到管腳的延時(shí)(delays)、偏移(skew)、過沖(overshoot)、下沖(undershoot)以及建立時(shí)間(jiān)(settling times)。
頻域(frequency domain)是以頻率為(wèi)基準的電(diàn)壓或電(diàn)流的變化的過程，可(kě)以用頻譜分析儀觀察到。它通(tōng)常用于波形與FCC和(hé)其他EMI控制(zhì)限制(zhì)之間(jiān)的比較。
什麽是阻抗(impedance)?
阻抗是傳輸線上(shàng)輸入電(diàn)壓對輸入電(diàn)流的比值(Z0=V/I)。當一個(gè)源送出一個(gè)信号到線上(shàng)，它将阻礙它驅動，直到2*TD時(shí)，源并沒有(yǒu)看到它的改變，在這裏TD是線的延時(shí)(delay)。
什麽是建立時(shí)間(jiān)(settling time)?
建立時(shí)間(jiān)就是對于一個(gè)振蕩的信号穩定到指定的最終值所需要的時(shí)間(jiān)。
什麽是管腳到管腳(pin-to-pin)的延時(shí)(delay)?
管腳到管腳延時(shí)是指在驅動器(qì)端狀态的改變到接收器(qì)端狀态的改變之間(jiān)的時(shí)間(jiān)。這些(xiē)改變通(tōng)常發生(shēng)在給定電(diàn)壓的50%，最小(xiǎo)延時(shí)發生(shēng)在當輸出第一個(gè)越過給定的阈值(threshold)，最大(dà)延時(shí)發生(shēng)在當輸出最後一個(gè)越過電(diàn)壓阈值(threshold)，測量所有(yǒu)這些(xiē)情況。
什麽是偏移(skew)?
信号的偏移是對于同一個(gè)網絡到達不同的接收器(qì)端之間(jiān)的時(shí)間(jiān)偏差。偏移還(hái)被用于在邏輯門(mén)上(shàng)時(shí)鍾和(hé)數(shù)據達到的時(shí)間(jiān)偏差。
什麽是斜率(slew rate)?
Slew rate就是邊沿斜率(一個(gè)信号的電(diàn)壓有(yǒu)關的時(shí)間(jiān)改變的比率)。I/O的技(jì)術(shù)規範 (如PCI)狀态在兩個(gè)電(diàn)壓之間(jiān)，這就是斜率(slew rate)，它是可(kě)以測量的。
什麽是靜态線(quiescent line)?
在當前的時(shí)鍾周期內(nèi)它不出現切換。另外也被稱為(wèi)"stuck-at"線或static線。串擾(Crosstalk)能夠引起一個(gè)靜态線在時(shí)鍾周期內(nèi)出現切換。
什麽是假時(shí)鍾(false clocking)?
假時(shí)鍾是指時(shí)鍾越過阈值(threshold)無意識地改變了狀态(有(yǒu)時(shí)在VIL 或VIH之間(jiān))。通(tōng)常由于過分的下沖(undershoot)或串擾(crosstalk)引起。
什麽是IBIS模型?
IBIS(Input/Output Buffer Information Specification)模型是一種基于V/I曲線的對I/O BUFFER快速準确建模的方法，是反映芯片驅動和(hé)接收電(diàn)氣特性的一種國際标準，它提供一種标準的文件格式來(lái)記錄如驅動源輸出阻抗、上(shàng)升/下降時(shí)間(jiān)及輸入負載等參數(shù)，非常适合做(zuò)振蕩和(hé)串擾等高(gāo)頻效應的計(jì)算(suàn)與仿真。
IBIS本身隻是一種文件格式，它說明(míng)在一标準的IBIS文件中如何記錄一個(gè)芯片的驅動器(qì)和(hé)接收器(qì)的不同參數(shù)，但(dàn)并不說明(míng)這些(xiē)被記錄的參數(shù)如何使用，這些(xiē)參數(shù)需要由使用IBIS模型的仿真工具來(lái)讀取。欲使用IBIS進行(xíng)實際的仿真，需要先完成以下四件工作(zuò)。
(1)獲取有(yǒu)關芯片驅動器(qì)和(hé)接收器(qì)的原始信息源;
(2)獲取一種将原始數(shù)據轉換為(wèi)IBIS格式的方法;
(3)提供用于仿真的可(kě)被計(jì)算(suàn)機識别的布局布線信息;
(4)提供一種能夠讀取IBIS和(hé)布局布線格式并能夠進 行(xíng)分析計(jì)算(suàn)的軟件工具。
IBIS是一種簡單直觀的文件格式，很(hěn)适合用于類似于Spice(但(dàn)不是Spice，因為(wèi)IBIS文件格式不能直接被Spice工具讀取)的電(diàn)路仿真工具。它提供驅動器(qì)和(hé)接收器(qì)的行(xíng)為(wèi)描述，但(dàn)不洩漏電(diàn)路內(nèi)部構造的知識産權細節。換句話(huà)說，銷售商可(kě)以用IBIS模型來(lái)說明(míng)它們最新的門(mén)級設計(jì)工作(zuò)，而不會(huì)給其競争對手透露過多(duō)的産品信息。并且，因為(wèi)IBIS是一個(gè)簡單的模型，當做(zuò)簡單的帶負載仿真時(shí)，比相應的全Spice三極管級模型仿真要節省10～15倍的計(jì)算(suàn)量。
IBIS提供兩條完整的V-I曲線分别代表驅動器(qì)為(wèi)高(gāo)電(diàn)平和(hé)低(dī)電(diàn)平狀态，以及在确定的轉換速度下狀态轉換的曲線。V-I曲線的作(zuò)用在于為(wèi)IBIS提供保護二極管、TTL圖騰柱驅動源和(hé)射極跟随輸出等非線性效應的建模能力。
什麽是SPICE模型?
SPICE是Simulation Program with Integrated Circuit Emphasis的縮寫。
硬件調試技(jì)巧
硬件調試時(shí)應該注意的一些(xiē)問題。如在硬件調試前，應先對電(diàn)路闆進行(xíng)細緻的檢查，觀察有(yǒu)無短(duǎn)路或斷路情況(由于DSP的PCB闆布線一般較密、較細，這種情況發生(shēng)的概率還(hái)是比較高(gāo)的)。加電(diàn)後，應用手感覺是否有(yǒu)些(xiē)芯片特别熱。如果發現有(yǒu)些(xiē)芯片燙得(de)厲害，需立即掉電(diàn)重新檢查電(diàn)路。排除故障後，接着就應檢查晶體(tǐ)是否振蕩，複位是否正确可(kě)靠。然後用示波器(qì)檢查DSP的CLK-OUT1和(hé)CLK-OUT2引腳的信号是否正常，若正常則表明(míng)DSP本身工作(zuò)基本正常。
(1)保證電(diàn)源的穩定可(kě)靠
在DSP硬件系統調試前，應确保給實驗闆供電(diàn)的電(diàn)源有(yǒu)良好的恒壓恒流特性。尤其要注意的是，DSP的入口電(diàn)壓應保持在5.0V±0.05V。 電(diàn)壓過低(dī)，則通(tōng)過JTAG接口向Flash寫入程序時(shí)，會(huì)出現錯誤提示;電(diàn)壓過高(gāo)，則會(huì)損壞DSP芯片。
(2)利用仿真軟件排除硬件故障
在完成對電(diàn)路闆的檢查後，就可(kě)通(tōng)過仿真軟件來(lái)調試程序。由于仿真時(shí)，程序代碼下載到目标系統中的片外程序存儲器(qì)，因而通(tōng)過仿真軟件可(kě)以比較容易地檢查出一些(xiē)硬件故障。在上(shàng)電(diàn)後，若仿真軟件調試窗口始終無法調入程序，則有(yǒu)兩種可(kě)能：① DSP芯片引腳存在斷路或短(duǎn)路現象;②DSP 芯片損壞。倘若是第一次利用仿真軟件調試程序，此時(shí)應對實驗闆斷電(diàn)，仔細檢查DSP芯片各引腳的焊接情況。如果軟件調試窗口曾正确調入程序，則可(kě)能是DSP芯片損壞。此時(shí)，可(kě)通(tōng)過檢測實驗闆的整闆阻抗進一步判斷DSP芯片是否受損。若整闆阻抗急劇(jù)下降，可(kě)将給DSP芯片供電(diàn)的電(diàn)源線割斷，檢測DSP芯片的電(diàn)阻。
如果軟件調試窗口可(kě)調入程序，但(dàn)調入的程序局部出錯，如對片外程序存儲器(qì)或數(shù)據存儲器(qì)操作(zuò)的代碼變成.word xxxx，此時(shí)可(kě)能是片外程序存儲器(qì)或數(shù)據存儲器(qì)出現故障。應仔細檢查存儲器(qì)是否存在短(duǎn)路或虛焊，若不存在則應進一步判斷存儲器(qì)是否受損。