PCB布線設計(jì) 模拟電(diàn)路和(hé)數(shù)字電(diàn)路的差異

       工程領域中的數(shù)字設計(jì)人(rén)員和(hé)數(shù)字電(diàn)路闆設計(jì)專家(jiā)在不斷增加，這反映了行(xíng)業的發展趨勢。盡管對數(shù)字設計(jì)的重視(shì)帶來(lái)了電(diàn)子産品的重大(dà)發展，但(dàn)仍然存在，而且還(hái)會(huì)一直存在一部分與模拟或現實環境接口的電(diàn)路設計(jì)。模拟和(hé)數(shù)字領域的布線策略有(yǒu)一些(xiē)類似之處，但(dàn)要獲得(de)更好的結果時(shí)，由于其布線策略不同，簡單電(diàn)路布線設計(jì)就不再是最優方案了。本文就旁路電(diàn)容、電(diàn)源、地線設計(jì)、電(diàn)壓誤差和(hé)由PCB布線引起的電(diàn)磁幹擾(EMI)等幾個(gè)方面，討(tǎo)論模拟和(hé)數(shù)字布線的基本相似之處及差别。 

    模拟和(hé)數(shù)字布線策略的相似之處 
    旁路或去耦電(diàn)容 
    在布線時(shí)，模拟器(qì)件和(hé)數(shù)字器(qì)件都需要這些(xiē)類型的電(diàn)容，都需要靠近其電(diàn)源引腳連接一個(gè)電(diàn)容，此電(diàn)容值通(tōng)常為(wèi)0.1mF。系統供電(diàn)電(diàn)源側需要另一類電(diàn)容，通(tōng)常此電(diàn)容值大(dà)約為(wèi)10mF。 

    這些(xiē)電(diàn)容的位置如圖1所示。電(diàn)容取值範圍為(wèi)推薦值的1/10至10倍之間(jiān)。但(dàn)引腳須較短(duǎn)，且要盡量靠近器(qì)件(對于0.1mF電(diàn)容)或供電(diàn)電(diàn)源(對于10mF電(diàn)容)。 

    在電(diàn)路闆上(shàng)加旁路或去耦電(diàn)容，以及這些(xiē)電(diàn)容在闆上(shàng)的位置，對于數(shù)字和(hé)模拟設計(jì)來(lái)說都屬于常識。但(dàn)有(yǒu)趣的是，其原因卻有(yǒu)所不同。在模拟布線設計(jì)中，旁路電(diàn)容通(tōng)常用于旁路電(diàn)源上(shàng)的高(gāo)頻信号，如果不加旁路電(diàn)容，這些(xiē)高(gāo)頻信号可(kě)能通(tōng)過電(diàn)源引腳進入敏感的模拟芯片。一般來(lái)說，這些(xiē)高(gāo)頻信号的頻率超出模拟器(qì)件抑制(zhì)高(gāo)頻信号的能力。如果在模拟電(diàn)路中不使用旁路電(diàn)容的話(huà)，就可(kě)能在信号路徑上(shàng)引入噪聲，更嚴重的情況甚至會(huì)引起振動。 

圖1 在模拟和(hé)數(shù)字PCB設計(jì)中，旁路或去耦電(diàn)容(1mF)應盡量靠近器(qì)件放置。供電(diàn)電(diàn)源去耦電(diàn)容(10mF)應放置在電(diàn)路闆的電(diàn)源線入口處。所有(yǒu)情況下，這些(xiē)電(diàn)容的引腳都應較短(duǎn)

圖2 在此電(diàn)路闆上(shàng)，使用不同的路線來(lái)布電(diàn)源線和(hé)地線，由于這種不恰當的配合，電(diàn)路闆的電(diàn)子元器(qì)件和(hé)線路受電(diàn)磁幹擾的可(kě)能性比較大(dà)

圖3 在此單面闆中，到電(diàn)路闆上(shàng)器(qì)件的電(diàn)源線和(hé)地線彼此靠近。此電(diàn)路闆中電(diàn)源線和(hé)地線的配合比圖2中恰當。電(diàn)路闆中電(diàn)子元器(qì)件和(hé)線路受電(diàn)磁幹擾(EMI)的可(kě)能性降低(dī)了679/12.8倍或約54倍

對于控制(zhì)器(qì)和(hé)處理(lǐ)器(qì)這樣的數(shù)字器(qì)件，同樣需要去耦電(diàn)容，但(dàn)原因不同。這些(xiē)電(diàn)容的一個(gè)功能是用作(zuò)“微型”電(diàn)荷庫。在數(shù)字電(diàn)路中，執行(xíng)門(mén)狀态的切換通(tōng)常需要很(hěn)大(dà)的電(diàn)流。由于開(kāi)關時(shí)芯片上(shàng)産生(shēng)開(kāi)關瞬态電(diàn)流并流經電(diàn)路闆，有(yǒu)額外的“備用”電(diàn)荷是有(yǒu)利的。如果執行(xíng)開(kāi)關動作(zuò)時(shí)沒有(yǒu)足夠的電(diàn)荷，會(huì)造成電(diàn)源電(diàn)壓發生(shēng)很(hěn)大(dà)變化。電(diàn)壓變化太大(dà)，會(huì)導緻數(shù)字信号電(diàn)平進入不确定狀态，并很(hěn)可(kě)能引起數(shù)字器(qì)件中的狀态機錯誤運行(xíng)。流經電(diàn)路闆走線的開(kāi)關電(diàn)流将引起電(diàn)壓發生(shēng)變化，電(diàn)路闆走線存在寄生(shēng)電(diàn)感，可(kě)采用如下公式計(jì)算(suàn)電(diàn)壓的變化：V = LdI/dt 
    其中，V = 電(diàn)壓的變化;L = 電(diàn)路闆走線感抗;dI = 流經走線的電(diàn)流變化;dt =電(diàn)流變化的時(shí)間(jiān)。 
    因此，基于多(duō)種原因，在供電(diàn)電(diàn)源處或有(yǒu)源器(qì)件的電(diàn)源引腳處施加旁路(或去耦)電(diàn)容是較好的做(zuò)法。 
    電(diàn)源線和(hé)地線要布在一起 

    電(diàn)源線和(hé)地線的位置良好配合，可(kě)以降低(dī)電(diàn)磁幹擾的可(kě)能性。如果電(diàn)源線和(hé)地線配合不當，會(huì)設計(jì)出系統環路，并很(hěn)可(kě)能會(huì)産生(shēng)噪聲。電(diàn)源線和(hé)地線配合不當的PCB設計(jì)示例如圖2所示。 

    此電(diàn)路闆上(shàng)，設計(jì)出的環路面積為(wèi)697cm2。采用圖3所示的方法，電(diàn)路闆上(shàng)或電(diàn)路闆外的輻射噪聲在環路中感應電(diàn)壓的可(kě)能性可(kě)大(dà)為(wèi)降低(dī)。 

    模拟和(hé)數(shù)字領域布線策略的不同之處 
    地平面是個(gè)難題 
    電(diàn)路闆布線的基本知識既适用于模拟電(diàn)路，也适用于數(shù)字電(diàn)路。一個(gè)基本的經驗準則是使用不間(jiān)斷的地平面，這一常識降低(dī)了數(shù)字電(diàn)路中的dI/dt(電(diàn)流随時(shí)間(jiān)的變化)效應，這一效應會(huì)改變地的電(diàn)勢并會(huì)使噪聲進入模拟電(diàn)路。數(shù)字和(hé)模拟電(diàn)路的布線技(jì)巧基本相同，但(dàn)有(yǒu)一點除外。對于模拟電(diàn)路，還(hái)有(yǒu)另外一點需要注意，就是要将數(shù)字信号線和(hé)地平面中的回路盡量遠離模拟電(diàn)路。這一點可(kě)以通(tōng)過如下做(zuò)法來(lái)實現：将模拟地平面單獨連接到系統地連接端，或者将模拟電(diàn)路放置在電(diàn)路闆的最遠端，也就是線路的末端。這樣做(zuò)是為(wèi)了保持信号路徑所受到的外部幹擾最小(xiǎo)。對于數(shù)字電(diàn)路就不需要這樣做(zuò)，數(shù)字電(diàn)路可(kě)容忍地平面上(shàng)的大(dà)量噪聲，而不會(huì)出現問題。 

圖4 (左)将數(shù)字開(kāi)關動作(zuò)和(hé)模拟電(diàn)路隔離，将電(diàn)路的數(shù)字和(hé)模拟部分分開(kāi)。 (右) 要盡可(kě)能将高(gāo)頻和(hé)低(dī)頻分開(kāi)，高(gāo)頻元件要靠近電(diàn)路闆的接插件

圖5 在PCB上(shàng)布兩條靠近的走線，很(hěn)容易形成寄生(shēng)電(diàn)容。由于這種電(diàn)容的存在，在一條走線上(shàng)的快速電(diàn)壓變化，可(kě)在另一條走線上(shàng)産生(shēng)電(diàn)流信号

圖6 如果不注意走線的放置，PCB中的走線可(kě)能産生(shēng)線路感抗和(hé)互感。這種寄生(shēng)電(diàn)感對于包含數(shù)字開(kāi)關電(diàn)路的電(diàn)路運行(xíng)是非常有(yǒu)害的

元件的位置 
    如上(shàng)所述，在每個(gè)PCB設計(jì)中，電(diàn)路的噪聲部分和(hé)“安靜”部分(非噪聲部分)要分隔開(kāi)。一般來(lái)說，數(shù)字電(diàn)路“富含”噪聲，而且對噪聲不敏感(因為(wèi)數(shù)字電(diàn)路有(yǒu)較大(dà)的電(diàn)壓噪聲容限);相反，模拟電(diàn)路的電(diàn)壓噪聲容限就小(xiǎo)得(de)多(duō)。兩者之中，模拟電(diàn)路對開(kāi)關噪聲最為(wèi)敏感。在混合信号系統的布線中，這兩種電(diàn)路要分隔開(kāi)，如圖4所示。 

    PCB設計(jì)産生(shēng)的寄生(shēng)元件 
    PCB設計(jì)中很(hěn)容易形成可(kě)能産生(shēng)問題的兩種基本寄生(shēng)元件：寄生(shēng)電(diàn)容和(hé)寄生(shēng)電(diàn)感。設計(jì)電(diàn)路闆時(shí)，放置兩條彼此靠近的走線就會(huì)産生(shēng)寄生(shēng)電(diàn)容。可(kě)以這樣做(zuò)：在不同的兩層，将一條走線放置在另一條走線的上(shàng)方;或者在同一層，将一條走線放置在另一條走線的旁邊，如圖5所示。在這兩種走線配置中，一條走線上(shàng)電(diàn)壓随時(shí)間(jiān)的變化(dV/dt)可(kě)能在另一條走線上(shàng)産生(shēng)電(diàn)流。如果另一條走線是高(gāo)阻抗的，電(diàn)場(chǎng)産生(shēng)的電(diàn)流将轉化為(wèi)電(diàn)壓。 
    快速電(diàn)壓瞬變最常發生(shēng)在模拟信号設計(jì)的數(shù)字側。如果發生(shēng)快速電(diàn)壓瞬變的走線靠近高(gāo)阻抗模拟走線，這種誤差将嚴重影(yǐng)響模拟電(diàn)路的精度。在這種環境中，模拟電(diàn)路有(yǒu)兩個(gè)不利的方面：其噪聲容限比數(shù)字電(diàn)路低(dī)得(de)多(duō);高(gāo)阻抗走線比較常見。 
    采用下述兩種技(jì)術(shù)之一可(kě)以減少(shǎo)這種現象。最常用的技(jì)術(shù)是根據電(diàn)容的方程，改變走線之間(jiān)的尺寸。要改變的最有(yǒu)效尺寸是兩條走線之間(jiān)的距離。應該注意，變量 d在電(diàn)容方程的分母中，d增加，容抗會(huì)降低(dī)。可(kě)改變的另一個(gè)變量是兩條走線的長度。在這種情況下，長度L降低(dī)，兩條走線之間(jiān)的容抗也會(huì)降低(dī)。 

    另一種技(jì)術(shù)是在這兩條走線之間(jiān)布地線。地線是低(dī)阻抗的，而且添加這樣的另外一條走線将削弱産生(shēng)幹擾的電(diàn)場(chǎng)，如圖5所示。 

    電(diàn)路闆中寄生(shēng)電(diàn)感産生(shēng)的原理(lǐ)與寄生(shēng)電(diàn)容形成的原理(lǐ)類似。也是布兩條走線，在不同的兩層，将一條走線放置在另一條走線的上(shàng)方;或者在同一層，将一條走線放置在另一條的旁邊，如圖6所示。在這兩種走線配置中，一條走線上(shàng)電(diàn)流随時(shí)間(jiān)的變化(dI/dt)，由于這條走線的感抗，會(huì)在同一條走線上(shàng)産生(shēng)電(diàn)壓;并由于互感的存在，會(huì)在另一條走線上(shàng)産生(shēng)成比例的電(diàn)流。如果在第一條走線上(shàng)的電(diàn)壓變化足夠大(dà)，幹擾可(kě)能會(huì)降低(dī)數(shù)字電(diàn)路的電(diàn)壓容限而産生(shēng)誤差。并不隻是在數(shù)字電(diàn)路中才會(huì)發生(shēng)這種現象，但(dàn)這種現象在數(shù)字電(diàn)路中比較常見，因為(wèi)數(shù)字電(diàn)路中存在較大(dà)的瞬時(shí)開(kāi)關電(diàn)流。 

    為(wèi)消除電(diàn)磁幹擾源的潛在噪聲，最好将“安靜”的模拟線路和(hé)噪聲I/O端口分開(kāi)。要設法實現低(dī)阻抗的電(diàn)源和(hé)地網絡，應盡量減小(xiǎo)數(shù)字電(diàn)路導線的感抗，盡量降低(dī)模拟電(diàn)路的電(diàn)容耦合。 

    結語 
    數(shù)字和(hé)模拟範圍确定後，謹慎地布線對獲得(de)成功的PCB至關重要。布線策略通(tōng)常作(zuò)為(wèi)經驗準則向大(dà)家(jiā)介紹，因為(wèi)很(hěn)難在實驗室環境中測試出産品的最終成功與否。因此，盡管數(shù)字和(hé)模拟電(diàn)路的布線策略存在相似之處，還(hái)是要認識到并認真對待其布線策略的差别。