如何減少(shǎo)高(gāo)速PCB串擾影(yǐng)響

       串擾在高(gāo)速高(gāo)密度的PCB設計(jì)中普遍存在, 串擾對系統的影(yǐng)響一般都是負面的。為(wèi)減少(shǎo)串擾, 最基本的就是讓幹擾源網絡與被幹擾網絡之間(jiān)的耦合越小(xiǎo)越好。在高(gāo)密度複雜PCB設計(jì)中完全避免串擾是不可(kě)能的, 但(dàn)在系統設計(jì)中設計(jì)者應該在考慮不影(yǐng)響系統其它性能的情況下, 選擇适當的方法來(lái)力求串擾的最小(xiǎo)化。結合上(shàng)面的分析, 解決串擾問題主要從以下幾個(gè)方面考慮: 

    1) 在布線條件允許的條件下, 盡可(kě)能拉大(dà)傳輸線間(jiān)的距離; 或者盡可(kě)能地減少(shǎo)相鄰傳輸線間(jiān)的平行(xíng)長度( 累積平行(xíng)長度) , 最好是在不同層間(jiān)走線。 
    2) 相鄰兩層的信号層( 無平面層隔離) 走線方向因該垂直, 盡量避免平行(xíng)走線以減少(shǎo)層間(jiān)的串擾。 
    3) 在确保信号時(shí)序的情況下, 盡可(kě)能選擇轉換速度低(dī)的器(qì)件, 使電(diàn)場(chǎng)與磁場(chǎng)的變化速率變慢, 從而降低(dī)串擾。 
    4) 在設計(jì)層疊時(shí), 在滿足特征阻抗的條件下, 應使布線層與參考平面( 電(diàn)源或地平面) 間(jiān)的介質層盡可(kě)能薄, 因而加大(dà)了傳輸線與參考平面間(jiān)的耦合度, 減少(shǎo)相鄰傳輸線的耦合。 
    5) 由于表層隻有(yǒu)一個(gè)參考平面, 表層布線的電(diàn)場(chǎng)耦合比中間(jiān)層的要強, 因而對串擾較敏感的信号線盡量布在內(nèi)層。 
    6) 通(tōng)過端接, 使傳輸線的遠端和(hé)近端終端阻抗與傳輸線匹配, 可(kě)大(dà)大(dà)減小(xiǎo)串擾的幅度。