解析PCB分層堆疊設計(jì)在抑制(zhì)EMI上(shàng)的作(zuò)用

        解決EMI問題的辦法很(hěn)多(duō)，現代的EMI抑制(zhì)方法包括：利用EMI抑制(zhì)塗層、選用合适的EMI抑制(zhì)零配件和(hé)EMI仿真設計(jì)等。本文從最基本的PCB布闆出發，討(tǎo)論PCB分層堆疊在控制(zhì)EMI輻射中的作(zuò)用和(hé)設計(jì)技(jì)巧。

    電(diàn)源彙流排 
    在IC的電(diàn)源引腳附近合理(lǐ)地安置适當容量的電(diàn)容，可(kě)使IC輸出電(diàn)壓的跳(tiào)變來(lái)得(de)更快。然而，問題并非到此為(wèi)止。由于電(diàn)容呈有(yǒu)限頻率響應的特性，這使得(de)電(diàn)容無法在全頻帶上(shàng)生(shēng)成幹淨地驅動IC輸出所需要的諧波功率。除此之外，電(diàn)源彙流排上(shàng)形成的瞬态電(diàn)壓在去耦路徑的電(diàn)感兩端會(huì)形成電(diàn)壓降，這些(xiē)瞬态電(diàn)壓就是主要的共模EMI幹擾源。我們應該怎麽解決這些(xiē)問題？ 
    就我們電(diàn)路闆上(shàng)的IC而言，IC周圍的電(diàn)源層可(kě)以看成是優良的高(gāo)頻電(diàn)容器(qì)，它可(kě)以收集為(wèi)幹淨輸出提供高(gāo)頻能量的分立電(diàn)容器(qì)所洩漏的那(nà)部份能量。此外，優良的電(diàn)源層的電(diàn)感要小(xiǎo)，從而電(diàn)感所合成的瞬态信号也小(xiǎo)，進而降低(dī)共模EMI。 
    當然，電(diàn)源層到IC電(diàn)源引腳的連線必須盡可(kě)能短(duǎn)，因為(wèi)數(shù)位信号的上(shàng)升沿越來(lái)越快，最好是直接連到IC電(diàn)源引腳所在的焊盤上(shàng)，這要另外討(tǎo)論。 
    為(wèi)了控制(zhì)共模EMI，電(diàn)源層要有(yǒu)助于去耦和(hé)具有(yǒu)足夠低(dī)的電(diàn)感，這個(gè)電(diàn)源層必須是一個(gè)設計(jì)相當好的電(diàn)源層的配對。有(yǒu)人(rén)可(kě)能會(huì)問，好到什麽程度才算(suàn)好？問題的答(dá)案取決于電(diàn)源的分層、層間(jiān)的材料以及工作(zuò)頻率（即IC上(shàng)升時(shí)間(jiān)的函數(shù)）。通(tōng)常，電(diàn)源分層的間(jiān)距是6mil，夾層是FR4材料，則每平方英寸電(diàn)源層的等效電(diàn)容約為(wèi)75pF。顯然，層間(jiān)距越小(xiǎo)電(diàn)容越大(dà)。 
    上(shàng)升時(shí)間(jiān)為(wèi)100到300ps的器(qì)件并不多(duō)，但(dàn)是按照目前IC的發展速度，上(shàng)升時(shí)間(jiān)在100到300ps範圍的器(qì)件将占有(yǒu)很(hěn)高(gāo)的比例。對于100到300ps上(shàng)升時(shí)間(jiān)的電(diàn)路，3mil層間(jiān)距對大(dà)多(duō)數(shù)應用将不再适用。那(nà)時(shí)，有(yǒu)必要采用層間(jiān)距小(xiǎo)于1mil的分層技(jì)術(shù)，并用介電(diàn)常數(shù)很(hěn)高(gāo)的材料代替FR4介電(diàn)材料。現在，陶瓷和(hé)加陶塑料可(kě)以滿足100到300ps上(shàng)升時(shí)間(jiān)電(diàn)路的設計(jì)要求。 
    盡管未來(lái)可(kě)能會(huì)采用新材料和(hé)新方法，但(dàn)對于今天常見的1到3ns上(shàng)升時(shí)間(jiān)電(diàn)路、3到6mil層間(jiān)距和(hé)FR4介電(diàn)材料，通(tōng)常足夠處理(lǐ)高(gāo)端諧波并使瞬态信号足夠低(dī)，就是說，共模EMI可(kě)以降得(de)很(hěn)低(dī)。本文給出的PCB分層堆疊設計(jì)實例将假定層間(jiān)距為(wèi)3到6mil。 

    電(diàn)磁屏蔽 
    從信号走線來(lái)看，好的分層策略應該是把所有(yǒu)的信号走線放在一層或若幹層，這些(xiē)層緊挨着電(diàn)源層或接地層。對于電(diàn)源，好的分層策略應該是電(diàn)源層與接地層相鄰，且電(diàn)源層與接地層的距離盡可(kě)能小(xiǎo)，這就是我們所講的“分層＂策略。 

    PCB堆疊 
    什麽樣的堆疊策略有(yǒu)助于屏蔽和(hé)抑制(zhì)EMI？以下分層堆疊方案假定電(diàn)源電(diàn)流在單一層上(shàng)流動，單電(diàn)壓或多(duō)電(diàn)壓分布在同一層的不同部份。多(duō)電(diàn)源層的情形稍後討(tǎo)論。 
    1）4層闆  
    4層闆設計(jì)存在若幹潛在問題。首先，傳統的厚度為(wèi)62mil的四層闆，即使信号層在外層，電(diàn)源和(hé)接地層在內(nèi)層，電(diàn)源層與接地層的間(jiān)距仍然過大(dà)。
    如果成本要求是第一位的，可(kě)以考慮以下兩種傳統4層闆的替代方案。這兩個(gè)方案都能改善EMI抑制(zhì)的性能，但(dàn)隻适用于闆上(shàng)元件密度足夠低(dī)和(hé)元件周圍有(yǒu)足夠面積（放置所要求的電(diàn)源覆銅層）的場(chǎng)合。 
    第一種為(wèi)首選方案，PCB的外層均為(wèi)地層，中間(jiān)兩層均為(wèi)信号/電(diàn)源層。信号層上(shàng)的電(diàn)源用寬線走線，這可(kě)使電(diàn)源電(diàn)流的路徑阻抗低(dī)，且信号微帶路徑的阻抗也低(dī)。從EMI控制(zhì)的角度看，這是現有(yǒu)的最佳4層PCB結構。第二種方案的外層走電(diàn)源和(hé)地，中間(jiān)兩層走信号。該方案相對傳統4層闆來(lái)說，改進要小(xiǎo)一些(xiē)，層間(jiān)阻抗和(hé)傳統的4層闆一樣欠佳。 
    如果要控制(zhì)走線阻抗，上(shàng)述堆疊方案都要非常小(xiǎo)心地将走線布置在電(diàn)源和(hé)接地鋪銅島的下邊。另外，電(diàn)源或地層上(shàng)的鋪銅島之間(jiān)應盡可(kě)能地互連在一起，以确保DC和(hé)低(dī)頻的連接性。 
    2）6層闆 
    如果4層闆上(shàng)的元件密度比較大(dà)，則最好采用6層闆。但(dàn)是，6層闆設計(jì)中某些(xiē)疊層方案對電(diàn)磁場(chǎng)的屏蔽作(zuò)用不夠好，對電(diàn)源彙流排瞬态信号的降低(dī)作(zuò)用甚微。下面討(tǎo)論兩個(gè)實例。 
    第一例将電(diàn)源和(hé)地分别放在第2和(hé)第5層，由于電(diàn)源覆銅阻抗高(gāo)，對控制(zhì)共模EMI輻射非常不利。不過，從信号的阻抗控制(zhì)觀點來(lái)看，這一方法卻是非常正确的。 
    第二例将電(diàn)源和(hé)地分别放在第3和(hé)第4層，這一設計(jì)解決了電(diàn)源覆銅阻抗問題，由于第1層和(hé)第6層的電(diàn)磁屏蔽性能差，差模EMI增加了。如果兩個(gè)外層上(shàng)的信号線數(shù)量最少(shǎo)，走線長度很(hěn)短(duǎn)（短(duǎn)于信号最高(gāo)諧波波長的1/20），則這種設計(jì)可(kě)以解決差模EMI問題。将外層上(shàng)的無元件和(hé)無走線區(qū)域鋪銅填充并将覆銅區(qū)接地（每1/20波長為(wèi)間(jiān)隔），則對差模EMI的抑制(zhì)特别好。如前所述，要将鋪銅區(qū)與內(nèi)部接地層多(duō)點相聯。 
    通(tōng)用高(gāo)性能6層闆設計(jì)一般将第1和(hé)第6層布為(wèi)地層，第3和(hé)第4層走電(diàn)源和(hé)地。由于在電(diàn)源層和(hé)接地層之間(jiān)是兩層居中的雙微帶信号線層，因而EMI抑制(zhì)能力是優異的。該設計(jì)的缺點在于走線層隻有(yǒu)兩層。前面介紹過，如果外層走線短(duǎn)且在無走線區(qū)域鋪銅，則用傳統的6層闆也可(kě)以實現相同的堆疊。 
    另一種6層闆布局為(wèi)信号、地、信号、電(diàn)源、地、信号，這可(kě)實現高(gāo)級信号完整性設計(jì)所需要的環境。信号層與接地層相鄰，電(diàn)源層和(hé)接地層配對。顯然，不足之處是層的堆疊不平衡。 
    這通(tōng)常會(huì)給加工制(zhì)造帶來(lái)麻煩。解決問題的辦法是将第3層所有(yǒu)的空(kōng)白區(qū)域填銅，填銅後如果第3層的覆銅密度接近于電(diàn)源層或接地層，這塊闆可(kě)以不嚴格地算(suàn)作(zuò)是結構平衡的電(diàn)路闆。填銅區(qū)必須接電(diàn)源或接地。連接過孔之間(jiān)的距離仍然是1/20波長，不見得(de)處處都要連接，但(dàn)理(lǐ)想情況下應該連接。 
    3）10層闆 
    由于多(duō)層闆之間(jiān)的絕緣隔離層非常薄，所以10或12層的電(diàn)路闆層與層之間(jiān)的阻抗非常低(dī)，隻要分層和(hé)堆疊不出問題，完全可(kě)望得(de)到優異的信号完整性。要按62mil厚度加工制(zhì)造12層闆，困難比較多(duō)，能夠加工12層闆的制(zhì)造商也不多(duō)。 
    由于信号層和(hé)回路層之間(jiān)總是隔有(yǒu)絕緣層，在10層闆設計(jì)中分配中間(jiān)6層來(lái)走信号線的方案并非最佳。另外，讓信号層與回路層相鄰很(hěn)重要，即闆布局為(wèi)信号、地、信号、信号、電(diàn)源、地、信号、信号、地、信号。 
    這一設計(jì)為(wèi)信号電(diàn)流及其回路電(diàn)流提供了良好的通(tōng)路。恰當的布線策略是，第1層沿X方向走線，第3層沿Y方向走線，第4層沿X方向走線，以此類推。直觀地看走線，第1層1和(hé)第3層是一對分層組合，第4層和(hé)第7層是一對分層組合，第8層和(hé)第10層是最後一對分層組合。當需要改變走線方向時(shí)，第1層上(shàng)的信号線應藉由”過孔＂到第3層以後再改變方向。實際上(shàng)，也許并不總能這樣做(zuò)，但(dàn)作(zuò)為(wèi)設計(jì)概念還(hái)是要盡量遵守。 
    同樣，當信号的走線方向變化時(shí)，應該藉由過孔從第8層和(hé)第10層或從第4層到第7層。這樣布線可(kě)确保信号的前向通(tōng)路和(hé)回路之間(jiān)的耦合最緊。例如，如果信号在第1層上(shàng)走線，回路在第2層且隻在第2層上(shàng)走線，那(nà)麽第1層上(shàng)的信号即使是藉由“過孔”轉到了第3層上(shàng)，其回路仍在第2層，從而保持低(dī)電(diàn)感、大(dà)電(diàn)容的特性以及良好的電(diàn)磁屏蔽性能。 
    如果實際走線不是這樣，怎麽辦？比如第1層上(shàng)的信号線經由過孔到第10層，這時(shí)回路信号隻好從第9層尋找接地平面，回路電(diàn)流要找到最近的接地過孔（如電(diàn)阻或電(diàn)容等元件的接地引腳）。如果碰巧附近存在這樣的過孔，則真的走運。假如沒有(yǒu)這樣近的過孔可(kě)用，電(diàn)感就會(huì)變大(dà)，電(diàn)容要減小(xiǎo)，EMI一定會(huì)增加。 
    當信号線必須經由過孔離開(kāi)現在的一對布線層到其他布線層時(shí)，應就近在過孔旁放置接地過孔，這樣可(kě)以使回路信号順利返回恰當的接地層。對于第4層和(hé)第7層分層組合，信号回路将從電(diàn)源層或接地層（即第5層或第6層）返回，因為(wèi)電(diàn)源層和(hé)接地層之間(jiān)的電(diàn)容耦合良好，信号容易傳輸。 
    4）多(duō)電(diàn)源層的設計(jì) 
    如果同一電(diàn)壓源的兩個(gè)電(diàn)源層需要輸出大(dà)電(diàn)流，則電(diàn)路闆應布成兩組電(diàn)源層和(hé)接地層。在這種情況下，每對電(diàn)源層和(hé)接地層之間(jiān)都放置了絕緣層。這樣就得(de)到我們期望的等分電(diàn)流的兩對阻抗相等的電(diàn)源彙流排。如果電(diàn)源層的堆疊造成阻抗不相等，則分流就不均勻，瞬态電(diàn)壓将大(dà)得(de)多(duō)，并且EMI會(huì)急劇(jù)增加。 
    如果電(diàn)路闆上(shàng)存在多(duō)個(gè)數(shù)值不同的電(diàn)源電(diàn)壓，則相應地需要多(duō)個(gè)電(diàn)源層，要牢記為(wèi)不同的電(diàn)源創建各自配對的電(diàn)源層和(hé)接地層。在上(shàng)述兩種情況下，确定配對電(diàn)源層和(hé)接地層在電(diàn)路闆的位置時(shí)，切記制(zhì)造商對平衡結構的要求。 

    總結 
    鑒于大(dà)多(duō)數(shù)工程師(shī)設計(jì)的電(diàn)路闆是厚度62mil、不帶盲孔或埋孔的傳統印制(zhì)電(diàn)路闆，本文關于電(diàn)路闆分層和(hé)堆疊的討(tǎo)論都局限于此。厚度差别太大(dà)的電(diàn)路闆，本文推薦的分層方案可(kě)能不理(lǐ)想。此外，帶盲孔或埋孔的電(diàn)路闆的加工制(zhì)程不同，本文的分層方法也不适用。 
    電(diàn)路闆設計(jì)中厚度、過孔制(zhì)程和(hé)電(diàn)路闆的層數(shù)不是解決問題的關鍵，優良的分層堆疊是保證電(diàn)源彙流排的旁路和(hé)去耦、使電(diàn)源層或接地層上(shàng)的瞬态電(diàn)壓最小(xiǎo)并将信号和(hé)電(diàn)源的電(diàn)磁場(chǎng)屏蔽起來(lái)的關鍵。理(lǐ)想情況下，信号走線層與其回路接地層之間(jiān)應該有(yǒu)一個(gè)絕緣隔離層，配對的層間(jiān)距（或一對以上(shàng)）應該越小(xiǎo)越好。根據這些(xiē)基本概念和(hé)原則，才能設計(jì)出總能達到設計(jì)要求的電(diàn)路闆。現在，IC的上(shàng)升時(shí)間(jiān)已經很(hěn)短(duǎn)并将更短(duǎn)，本文討(tǎo)論的技(jì)術(shù)對解決EMI屏蔽問題是必不可(kě)少(shǎo)的。