客戶經理(lǐ)
18902856696
地址：深圳市龍崗區(qū)坂田布龍路168号富豪花(huā)園榮興商務中心302室
1、如何選擇PCB闆材？
選擇PCB闆材必須在滿足設計(jì)需求和(hé)可(kě)量産性及成本中間(jiān)取得(de)平衡點。設計(jì)需求包含電(diàn)氣和(hé)機構這兩部分。通(tōng)常在設計(jì)非常高(gāo)速的PCB闆子(大(dà)于GHz的頻率)時(shí)這材質問題會(huì)比較重要。例如，現在常用的FR-4材質，在幾個(gè)GHz的頻率時(shí)的介質損(dielectric loss)會(huì)對信号衰減有(yǒu)很(hěn)大(dà)的影(yǐng)響，可(kě)能就不合用。就電(diàn)氣而言，要注意介電(diàn)常數(shù)(dielectric constant)和(hé)介質損在所設計(jì)的頻率是否合用。
2、如何避免高(gāo)頻幹擾？
避免高(gāo)頻幹擾的基本思路是盡量降低(dī)高(gāo)頻信号電(diàn)磁場(chǎng)的幹擾，也就是所謂的串擾(Crosstalk)。可(kě)用拉大(dà)高(gāo)速信号和(hé)模拟信号之間(jiān)的距離，或加ground guard/shunt traces在模拟信号旁邊。還(hái)要注意數(shù)字地對模拟地的噪聲幹擾。
3、在高(gāo)速設計(jì)中，如何解決信号的完整性問題？
信号完整性基本上(shàng)是阻抗匹配的問題。而影(yǐng)響阻抗匹配的因素有(yǒu)信号源的架構和(hé)輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是*端接(termination)與調整走線的拓樸。
4、差分布線方式是如何實現的？
差分對的布線有(yǒu)兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間(jiān)距(此間(jiān)距由差分阻抗決定)要一直保持不變，也就是要保持平行(xíng)。平行(xíng)的方式有(yǒu)兩種，一為(wèi)兩條線走在同一走線層(side-by-side)，一為(wèi)兩條線走在上(shàng)下相鄰兩層(over-under)。一般以前者side-by-side 實現的方式較多(duō)。
5、對于隻有(yǒu)一個(gè)輸出端的時(shí)鍾信号線，如何實現差分布線？
要用差分布線一定是信号源和(hé)接收端也都是差分信号才有(yǒu)意義。所以對隻有(yǒu)一個(gè)輸出端的時(shí)鍾信号是無法使用差分布線的。
6、接收端差分線對之間(jiān)可(kě)否加一匹配電(diàn)阻？
接收端差分線對間(jiān)的匹配電(diàn)阻通(tōng)常會(huì)加, 其值應等于差分阻抗的值。這樣信号品質會(huì)好些(xiē)。
7、為(wèi)何差分對的布線要靠近且平行(xíng)？
對差分對的布線方式應該要适當的靠近且平行(xíng)。所謂适當的靠近是因為(wèi)這間(jiān)距會(huì)影(yǐng)響到差分阻抗(differential impedance)的值, 此值是設計(jì)差分對的重要參數(shù)。需要平行(xíng)也是因為(wèi)要保持差分阻抗的一緻性。若兩線忽遠忽近, 差分阻抗就會(huì)不一緻, 就會(huì)影(yǐng)響信号完整性(signal integrity)及時(shí)間(jiān)延遲(timing delay)。
8、如何處理(lǐ)實際布線中的一些(xiē)理(lǐ)論沖突的問題
（1） 基本上(shàng), 将模/數(shù)地分割隔離是對的。要注意的是信号走線盡量不要跨過有(yǒu)分割的地方(moat), 還(hái)有(yǒu)不要讓電(diàn)源和(hé)信号的回流電(diàn)流路徑(returning current path)變太大(dà)。
（2）晶振是模拟的正反饋振蕩電(diàn)路,要有(yǒu)穩定的振蕩信号,必須滿足loop gain與phase的規範, 而這模拟信号的振蕩規範很(hěn)容易受到幹擾,即使加ground guard traces可(kě)能也無法完全隔離幹擾。而且離的太遠,地平面上(shàng)的噪聲也會(huì)影(yǐng)響正反饋振蕩電(diàn)路。所以,一定要将晶振和(hé)芯片的距離進可(kě)能*近。
（3）确實高(gāo)速布線與EMI的要求有(yǒu)很(hěn)多(duō)沖突。但(dàn)基本原則是因EMI所加的電(diàn)阻電(diàn)容或ferrite bead, 不能造成信号的一些(xiē)電(diàn)氣特性不符合規範。所以,最好先用安排走線和(hé)PCB疊層的技(jì)巧來(lái)解決或減少(shǎo)EMI的問題, 如高(gāo)速信号走內(nèi)層。最後才用電(diàn)阻電(diàn)容或ferrite bead的方式,以降低(dī)對信号的傷害。
9、如何解決高(gāo)速信号的手工布線和(hé)自動布線之間(jiān)的矛盾？
現在較強的布線軟件的自動布線器(qì)大(dà)部分都有(yǒu)設定約束條件來(lái)控制(zhì)繞線方式及過孔數(shù)目。 各家(jiā)EDA公司的繞線引擎能力和(hé)約束條件的設定項目有(yǒu)時(shí)相差甚遠。例如, 是否有(yǒu)足夠的約束條件控制(zhì)蛇行(xíng)線(serpentine)蜿蜒的方式, 能否控制(zhì)差分對的走線間(jiān)距等。這會(huì)影(yǐng)響到自動布線出來(lái)的走線方式是否能符合設計(jì)者的想法。另外,手動調整布線的難易也與繞線引擎的能力有(yǒu)絕對的關系。列如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。所以, 選擇一個(gè)繞線引擎能力強的布線器(qì), 才是解決之道(dào)。
10、關于test coupon。
test coupon是用來(lái)以TDR (Time Domain Reflectometer) 測量所生(shēng)産的PCB闆的特性阻抗是否滿足設計(jì)需求。一般要控制(zhì)的阻抗有(yǒu)單根線和(hé)差分對兩種情況。所以，test coupon上(shàng)的走線線寬和(hé)線距(有(yǒu)差分對時(shí))要與所要控制(zhì)的線一樣。最重要的是測量時(shí)接地點的位置。為(wèi)了減少(shǎo)接地引線(ground lead)的電(diàn)感值，TDR探棒(probe)接地的地方通(tōng)常非常接近量信号的地方(probe tip)， 所以，test coupon上(shàng)量測信号的點跟接地點的距離和(hé)方式要符合所用的探棒。
11、在高(gāo)速PCB設計(jì)中，信号層的空(kōng)白區(qū)域可(kě)以敷銅，而多(duō)個(gè)信号層的敷銅在接地和(hé)接電(diàn)源上(shàng)應如何分配？
一般在空(kōng)白區(qū)域的敷銅絕大(dà)部分情況是接地。隻是在高(gāo)速信号線旁敷銅時(shí)要注意敷銅與信号線的距離，因為(wèi)所敷的銅會(huì)降低(dī)一點走線的特性阻抗。也要注意不要影(yǐng)響到它層的特性阻抗，例如在dual stripline的結構時(shí)。
12、是否可(kě)以把電(diàn)源平面上(shàng)面的信号線使用微帶線模型計(jì)算(suàn)特性阻抗？電(diàn)源和(hé)地平面之間(jiān)的信号是否可(kě)以使用帶狀線模型計(jì)算(suàn)？
是的，在計(jì)算(suàn)特性阻抗時(shí)電(diàn)源平面跟地平面都必須視(shì)為(wèi)參考平面。例如四層闆: 頂層-電(diàn)源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電(diàn)源平面為(wèi)參考平面的微帶線模型。
13、在高(gāo)密度印制(zhì)闆上(shàng)通(tōng)過軟件自動産生(shēng)測試點一般情況下能滿足大(dà)批量生(shēng)産的測試要求嗎？
一般軟件自動産生(shēng)測試點是否滿足測試需求必須看對加測試點的規範是否符合測試機具的要求。另外，如果走線太密且加測試點的規範比較嚴，則有(yǒu)可(kě)能沒辦法自動對每段線都加上(shàng)測試點，當然，需要手動補齊所要測試的地方。
14、添加測試點會(huì)不會(huì)影(yǐng)響高(gāo)速信号的質量？
至于會(huì)不會(huì)影(yǐng)響信号質量就要看加測試點的方式和(hé)信号到底多(duō)快而定。基本上(shàng)外加的測試點(不用線上(shàng)既有(yǒu)的穿孔(via or DIP pin)當測試點)可(kě)能加在線上(shàng)或是從線上(shàng)拉一小(xiǎo)段線出來(lái)。前者相當于是加上(shàng)一個(gè)很(hěn)小(xiǎo)的電(diàn)容在線上(shàng)，後者則是多(duō)了一段分支。這兩個(gè)情況都會(huì)對高(gāo)速信号多(duō)多(duō)少(shǎo)少(shǎo)會(huì)有(yǒu)點影(yǐng)響，影(yǐng)響的程度就跟信号的頻率速度和(hé)信号緣變化率(edge rate)有(yǒu)關。影(yǐng)響大(dà)小(xiǎo)可(kě)透過仿真得(de)知。原則上(shàng)測試點越小(xiǎo)越好(當然還(hái)要滿足測試機具的要求)分支越短(duǎn)越好。
15、若幹PCB組成系統，各闆之間(jiān)的地線應如何連接？
各個(gè)PCB闆子相互連接之間(jiān)的信号或電(diàn)源在動作(zuò)時(shí)，例如A闆子有(yǒu)電(diàn)源或信号送到B闆子，一定會(huì)有(yǒu)等量的電(diàn)流從地層流回到A闆子 (此為(wèi)Kirchoff current law)。這地層上(shàng)的電(diàn)流會(huì)找阻抗最小(xiǎo)的地方流回去。所以，在各個(gè)不管是電(diàn)源或信号相互連接的接口處，分配給地層的管腳數(shù)不能太少(shǎo)，以降低(dī)阻抗，這樣可(kě)以降低(dī)地層上(shàng)的噪聲。另外，也可(kě)以分析整個(gè)電(diàn)流環路，尤其是電(diàn)流較大(dà)的部分，調整地層或地線的接法，來(lái)控制(zhì)電(diàn)流的走法(例如，在某處制(zhì)造低(dī)阻抗，讓大(dà)部分的電(diàn)流從這個(gè)地方走)，降低(dī)對其它較敏感信号的影(yǐng)響。
16、能介紹一些(xiē)國外關于高(gāo)速PCB設計(jì)的技(jì)術(shù)書(shū)籍和(hé)資料嗎？
現在高(gāo)速數(shù)字電(diàn)路的應用有(yǒu)通(tōng)信網路和(hé)計(jì)算(suàn)機等相關領域。在通(tōng)信網路方面，PCB闆的工作(zuò)頻率已達GHz上(shàng)下，叠層數(shù)就我所知有(yǒu)到40層之多(duō)。計(jì)算(suàn)機相關應用也因為(wèi)芯片的進步，無論是一般的PC或服務器(qì)(Server)，闆子上(shàng)的最高(gāo)工作(zuò)頻率也已經達到400MHz (如Rambus) 以上(shàng)。因應這高(gāo)速高(gāo)密度走線需求，盲埋孔(blind/buried vias)、mircrovias及build-up制(zhì)程工藝的需求也漸漸越來(lái)越多(duō)。這些(xiē)設計(jì)需求都有(yǒu)廠商可(kě)大(dà)量生(shēng)産。
17、兩個(gè)常被參考的特性阻抗公式：
a.微帶線(microstrip)
Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為(wèi)線寬，T為(wèi)走線的銅皮厚度，H為(wèi)走線到參考平面的距離，Er是PCB闆材質的介電(diàn)常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應用。
b.帶狀線(stripline)
Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H為(wèi)兩參考平面的距離，并且走線位于兩參考平面的中間(jiān)。此公式必須在W/H<0.35及T/H<0.25的情況才能應用。
18、差分信号線中間(jiān)可(kě)否加地線？
差分信号中間(jiān)一般是不能加地線。因為(wèi)差分信号的應用原理(lǐ)最重要的一點便是利用差分信号間(jiān)相互耦合(coupling)所帶來(lái)的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間(jiān)加地線，便會(huì)破壞耦合效應。
19、剛柔闆設計(jì)是否需要專用設計(jì)軟件與規範？國內(nèi)何處可(kě)以承接該類電(diàn)路闆加工？
可(kě)以用一般設計(jì)PCB的軟件來(lái)設計(jì)柔性電(diàn)路闆(Flexible Printed Circuit)。一樣用Gerber格式給FPC廠商生(shēng)産。由于制(zhì)造的工藝和(hé)一般PCB不同，各個(gè)廠商會(huì)依據他們的制(zhì)造能力會(huì)對最小(xiǎo)線寬、最小(xiǎo)線距、最小(xiǎo)孔徑(via)有(yǒu)其限制(zhì)。除此之外，可(kě)在柔性電(diàn)路闆的轉折處鋪些(xiē)銅皮加以補強。至于生(shēng)産的廠商可(kě)上(shàng)網“FPC”當關鍵詞查詢應該可(kě)以找到。
20、适當選擇PCB與外殼接地的點的原則是什麽？
選擇PCB與外殼接地點選擇的原則是利用chassis ground提供低(dī)阻抗的路徑給回流電(diàn)流(returning current)及控制(zhì)此回流電(diàn)流的路徑。例如，通(tōng)常在高(gāo)頻器(qì)件或時(shí)鍾産生(shēng)器(qì)附近可(kě)以借固定用的螺絲将PCB的地層與chassis ground做(zuò)連接，以盡量縮小(xiǎo)整個(gè)電(diàn)流回路面積，也就減少(shǎo)電(diàn)磁輻射。
21、電(diàn)路闆DEBUG應從那(nà)幾個(gè)方面着手？
就數(shù)字電(diàn)路而言，首先先依序确定三件事情：
1. 确認所有(yǒu)電(diàn)源值的大(dà)小(xiǎo)均達到設計(jì)所需。有(yǒu)些(xiē)多(duō)重電(diàn)源的系統可(kě)能會(huì)要求某些(xiē)電(diàn)源之間(jiān)起來(lái)的順序與快慢有(yǒu)某種規範。
2. 确認所有(yǒu)時(shí)鍾信号頻率都工作(zuò)正常且信号邊緣上(shàng)沒有(yǒu)非單調(non-monotonic)的問題。
3. 确認reset信号是否達到規範要求。
這些(xiē)都正常的話(huà)，芯片應該要發出第一個(gè)周期(cycle)的信号。接下來(lái)依照系統運作(zuò)原理(lǐ)與bus protocol來(lái)debug。
22、在電(diàn)路闆尺寸固定的情況下，如果設計(jì)中需要容納更多(duō)的功能，就往往需要提高(gāo)PCB的走線密度，但(dàn)是這樣有(yǒu)可(kě)能導緻走線的相互幹擾增強，同時(shí)走線過細也使阻抗無法降低(dī)，請(qǐng)專家(jiā)介紹在高(gāo)速（>100MHz）高(gāo)密度PCB設計(jì)中的技(jì)巧?
在設計(jì)高(gāo)速高(gāo)密度PCB時(shí)，串擾(crosstalk interference)确實是要特别注意的，因為(wèi)它對時(shí)序(timing)與信号完整性(signal integrity)有(yǒu)很(hěn)大(dà)的影(yǐng)響。以下提供幾個(gè)注意的地方：
1.控制(zhì)走線特性阻抗的連續與匹配。
2.走線間(jiān)距的大(dà)小(xiǎo)。一般常看到的間(jiān)距為(wèi)兩倍線寬。可(kě)以透過仿真來(lái)知道(dào)走線間(jiān)距對時(shí)序及信号完整性的影(yǐng)響，找出可(kě)容忍的最小(xiǎo)間(jiān)距。不同芯片信号的結果可(kě)能不同。
3.選擇适當的端接方式。
4.避免上(shàng)下相鄰兩層的走線方向相同，甚至有(yǒu)走線正好上(shàng)下重叠在一起，因為(wèi)這種串擾比同層相鄰走線的情形還(hái)大(dà)。
5.利用盲埋孔(blind/buried via)來(lái)增加走線面積。但(dàn)是PCB闆的制(zhì)作(zuò)成本會(huì)增加。
在實際執行(xíng)時(shí)确實很(hěn)難達到完全平行(xíng)與等長，不過還(hái)是要盡量做(zuò)到。除此以外，可(kě)以預留差分端接和(hé)共模端接，以緩和(hé)對時(shí)序與信号完整性的影(yǐng)響。
23、模拟電(diàn)源處的濾波經常是用LC電(diàn)路。但(dàn)是為(wèi)什麽有(yǒu)時(shí)LC比RC濾波效果差？
LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電(diàn)感值的選擇是否恰當。因為(wèi)電(diàn)感的感抗(reactance)大(dà)小(xiǎo)與電(diàn)感值和(hé)頻率有(yǒu)關。如果電(diàn)源的噪聲頻率較低(dī)，而電(diàn)感值又不夠大(dà)，這時(shí)濾波效果可(kě)能不如RC。但(dàn)是，使用RC濾波要付出的代價是電(diàn)阻本身會(huì)耗能，效率較差，且要注意所選電(diàn)阻能承受的功率。
24、濾波時(shí)選用電(diàn)感，電(diàn)容值的方法是什麽？
電(diàn)感值的選用除了考慮所想濾掉的噪聲頻率外，還(hái)要考慮瞬時(shí)電(diàn)流的反應能力。如果LC的輸出端會(huì)有(yǒu)機會(huì)需要瞬間(jiān)輸出大(dà)電(diàn)流，則電(diàn)感值太大(dà)會(huì)阻礙此大(dà)電(diàn)流流經此電(diàn)感的速度，增加紋波噪聲(ripple noise)。
電(diàn)容值則和(hé)所能容忍的紋波噪聲規範值的大(dà)小(xiǎo)有(yǒu)關。紋波噪聲值要求越小(xiǎo)，電(diàn)容值會(huì)較大(dà)。而電(diàn)容的ESR/ESL也會(huì)有(yǒu)影(yǐng)響。
另外，如果這LC是放在開(kāi)關式電(diàn)源(switching regulation power)的輸出端時(shí)，還(hái)要注意此LC所産生(shēng)的極點零點(pole/zero)對負反饋控制(zhì)(negative feedback control)回路穩定度的影(yǐng)響。
25、如何盡可(kě)能的達到EMC要求，又不緻造成太大(dà)的成本壓力？
PCB闆上(shàng)會(huì)因EMC而增加的成本通(tōng)常是因增加地層數(shù)目以增強屏蔽效應及增加了ferrite bead、choke等抑制(zhì)高(gāo)頻諧波器(qì)件的緣故。除此之外，通(tōng)常還(hái)是需搭配其它機構上(shàng)的屏蔽結構才能使整個(gè)系統通(tōng)過EMC的要求。以下僅就PCB闆的設計(jì)技(jì)巧提供幾個(gè)降低(dī)電(diàn)路産生(shēng)的電(diàn)磁輻射效應。
1、盡可(kě)能選用信号斜率(slew rate)較慢的器(qì)件，以降低(dī)信号所産生(shēng)的高(gāo)頻成分。2、注意高(gāo)頻器(qì)件擺放的位置，不要太*近對外的連接器(qì)。
3、注意高(gāo)速信号的阻抗匹配，走線層及其回流電(diàn)流路徑(return current path)，以減少(shǎo)高(gāo)頻的反射與輻射。
4、在各器(qì)件的電(diàn)源管腳放置足夠與适當的去耦合電(diàn)容以緩和(hé)電(diàn)源層和(hé)地層上(shàng)的噪聲。特别注意電(diàn)容的頻率響應與溫度的特性是否符合設計(jì)所需。
5、對外的連接器(qì)附近的地可(kě)與地層做(zuò)适當分割，并将連接器(qì)的地就近接到chassis ground。
6、可(kě)适當運用ground guard/shunt traces在一些(xiē)特别高(gāo)速的信号旁。但(dàn)要注意guard/shunt traces對走線特性阻抗的影(yǐng)響。
7、電(diàn)源層比地層內(nèi)縮20H，H為(wèi)電(diàn)源層與地層之間(jiān)的距離。
26、當一塊PCB闆中有(yǒu)多(duō)個(gè)數(shù)/模功能塊時(shí)，常規做(zuò)法是要将數(shù)/模地分開(kāi)，原因何在？
将數(shù)/模地分開(kāi)的原因是因為(wèi)數(shù)字電(diàn)路在高(gāo)低(dī)電(diàn)位切換時(shí)會(huì)在電(diàn)源和(hé)地産生(shēng)噪聲，噪聲的大(dà)小(xiǎo)跟信号的速度及電(diàn)流大(dà)小(xiǎo)有(yǒu)關。如果地平面上(shàng)不分割且由數(shù)字區(qū)域電(diàn)路所産生(shēng)的噪聲較大(dà)而模拟區(qū)域的電(diàn)路又非常接近，則即使數(shù)模信号不交*，模拟的信号依然會(huì)被地噪聲幹擾。也就是說數(shù)模地不分割的方式隻能在模拟電(diàn)路區(qū)域距産生(shēng)大(dà)噪聲的數(shù)字電(diàn)路區(qū)域較遠時(shí)使用。
27、另一種作(zuò)法是在确保數(shù)/模分開(kāi)布局，且數(shù)/模信号走線相互不交*的情況下，整個(gè)PCB闆地不做(zuò)分割，數(shù)/模地都連到這個(gè)地平面上(shàng)。道(dào)理(lǐ)何在？
數(shù)模信号走線不能交*的要求是因為(wèi)速度稍快的數(shù)字信号其返回電(diàn)流路徑(return current path)會(huì)盡量沿着走線的下方附近的地流回數(shù)字信号的源頭，若數(shù)模信号走線交*，則返回電(diàn)流所産生(shēng)的噪聲便會(huì)出現在模拟電(diàn)路區(qū)域內(nèi)。
28、在高(gāo)速PCB設計(jì)原理(lǐ)圖設計(jì)時(shí)，如何考慮阻抗匹配問題？
在設計(jì)高(gāo)速PCB電(diàn)路時(shí)，阻抗匹配是設計(jì)的要素之一。而阻抗值跟走線方式有(yǒu)絕對的關系，例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電(diàn)源層或地層)的距離，走線寬度，PCB材質等均會(huì)影(yǐng)響走線的特性阻抗值。也就是說要在布線後才能确定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學算(suàn)法的限制(zhì)而無法考慮到一些(xiē)阻抗不連續的布線情況，這時(shí)候在原理(lǐ)圖上(shàng)隻能預留一些(xiē)terminators(端接)，如串聯電(diàn)阻等，來(lái)緩和(hé)走線阻抗不連續的效應。真正根本解決問題的方法還(hái)是布線時(shí)盡量注意避免阻抗不連續的發生(shēng)。
29、哪裏能提供比較準确的IBIS模型庫？
IBIS模型的準确性直接影(yǐng)響到仿真的結果。基本上(shàng)IBIS可(kě)看成是實際芯片I/O buffer等效電(diàn)路的電(diàn)氣特性資料，一般可(kě)由SPICE模型轉換而得(de) (亦可(kě)采用測量，但(dàn)限制(zhì)較多(duō))，而SPICE的資料與芯片制(zhì)造有(yǒu)絕對的關系，所以同樣一個(gè)器(qì)件不同芯片廠商提供，其SPICE的資料是不同的，進而轉換後的IBIS模型內(nèi)之資料也會(huì)随之而異。也就是說，如果用了A廠商的器(qì)件，隻有(yǒu)他們有(yǒu)能力提供他們器(qì)件準确模型資料，因為(wèi)沒有(yǒu)其它人(rén)會(huì)比他們更清楚他們的器(qì)件是由何種工藝做(zuò)出來(lái)的。如果廠商所提供的IBIS不準确， 隻能不斷要求該廠商改進才是根本解決之道(dào)。
30、在高(gāo)速PCB設計(jì)時(shí)，設計(jì)者應該從那(nà)些(xiē)方面去考慮EMC、EMI的規則呢？
一般EMI/EMC設計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(conducted)兩個(gè)方面. 前者歸屬于頻率較高(gāo)的部分(>30MHz)後者則是較低(dī)頻的部分(<30MHz). 所以不能隻注意高(gāo)頻而忽略低(dī)頻的部分.
一個(gè)好的EMI/EMC設計(jì)必須一開(kāi)始布局時(shí)就要考慮到器(qì)件的位置, PCB叠層的安排, 重要聯機的走法, 器(qì)件的選擇等, 如果這些(xiē)沒有(yǒu)事前有(yǒu)較佳的安排, 事後解決則會(huì)事倍功半, 增加成本. 例如時(shí)鍾産生(shēng)器(qì)的位置盡量不要*近對外的連接器(qì), 高(gāo)速信号盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續以減少(shǎo)反射, 器(qì)件所推的信号之斜率(slew rate)盡量小(xiǎo)以減低(dī)高(gāo)頻成分, 選擇去耦合(decoupling/bypass)電(diàn)容時(shí)注意其頻率響應是否符合需求以降低(dī)電(diàn)源層噪聲. 另外, 注意高(gāo)頻信号電(diàn)流之回流路徑使其回路面積盡量小(xiǎo)(也就是回路阻抗loop impedance盡量小(xiǎo))以減少(shǎo)輻射. 還(hái)可(kě)以用分割地層的方式以控制(zhì)高(gāo)頻噪聲的範圍. 最後, 适當的選擇PCB與外殼的接地點(chassis ground)。
31、如何選擇EDA工具？
目前的pcb設計(jì)軟件中，熱分析都不是強項，所以并不建議選用，其它的功能1.3.4可(kě)以選擇PADS或Cadence性能價格比都不錯。
PLD的設計(jì)的初學者可(kě)以采用PLD芯片廠家(jiā)提供的集成環境，在做(zuò)到百萬門(mén)以上(shàng)的設計(jì)時(shí)可(kě)以選用單點工具。
32、請(qǐng)推薦一種适合于高(gāo)速信号處理(lǐ)和(hé)傳輸的EDA軟件。
常規的電(diàn)路設計(jì)，INNOVEDA 的 PADS 就非常不錯，且有(yǒu)配合用的仿真軟件，而這類設計(jì)往往占據了70%的應用場(chǎng)合。在做(zuò)高(gāo)速電(diàn)路設計(jì)，模拟和(hé)數(shù)字混合電(diàn)路，采用Cadence的解決方案應該屬于性能價格比較好的軟件，當然Mentor的性能還(hái)是非常不錯的，特别是它的設計(jì)流程管理(lǐ)方面應該是最為(wèi)優秀的。（大(dà)唐電(diàn)信技(jì)術(shù)專家(jiā) 王升）
33、對PCB闆各層含義的解釋
Topoverlay ----頂層器(qì)件名稱，也叫top silkscreen或者top component legend, 比如R1 C5, IC10.
bottomoverlay----同理(lǐ)
multilayer-----如果你(nǐ)設計(jì)一個(gè)4層闆，你(nǐ)放置一個(gè)free pad or via, 定義它作(zuò)為(wèi)multilay那(nà)麽它的pad就會(huì)自動出現在4個(gè)層上(shàng)，如果你(nǐ)隻定義它是top layer, 那(nà)麽它的pad就會(huì)隻出現在頂層上(shàng)。
34、2G以上(shàng)高(gāo)頻PCB設計(jì)，走線,排版,應重點注意哪些(xiē)方面？
2G以上(shàng)高(gāo)頻PCB屬于射頻電(diàn)路設計(jì)，不在高(gāo)速數(shù)字電(diàn)路設計(jì)討(tǎo)論範圍內(nèi)。而射頻電(diàn)路的布局（layout)和(hé)布線（routing)應該和(hé)原理(lǐ)圖一起考慮的，因為(wèi)布局布線都會(huì)造成分布效應。而且，射頻電(diàn)路設計(jì)一些(xiē)無源器(qì)件是通(tōng)過參數(shù)化定義，特殊形狀銅箔實現，因此要求EDA工具能夠提供參數(shù)化器(qì)件，能夠編輯特殊形狀銅箔。
Mentor公司的boardstation中有(yǒu)專門(mén)的RF設計(jì)模塊，能夠滿足這些(xiē)要求。而且，一般射頻設計(jì)要求有(yǒu)專門(mén)射頻電(diàn)路分析工具，業界最著名的是agilent的eesoft，和(hé)Mentor的工具有(yǒu)很(hěn)好的接口。
35、2G以上(shàng)高(gāo)頻PCB設計(jì)，微帶的設計(jì)應遵循哪些(xiē)規則?
射頻微帶線設計(jì)，需要用三維場(chǎng)分析工具提取傳輸線參數(shù)。所有(yǒu)的規則應該在這個(gè)場(chǎng)提取工具中規定。
36、對于全數(shù)字信号的PCB，闆上(shàng)有(yǒu)一個(gè)80MHz的鍾源。除了采用絲網（接地）外，為(wèi)了保證有(yǒu)足夠的驅動能力，還(hái)應該采用什麽樣的電(diàn)路進行(xíng)保護？
确保時(shí)鍾的驅動能力，不應該通(tōng)過保護實現，一般采用時(shí)鍾驅動芯片。一般擔心時(shí)鍾驅動能力，是因為(wèi)多(duō)個(gè)時(shí)鍾負載造成。采用時(shí)鍾驅動芯片，将一個(gè)時(shí)鍾信号變成幾個(gè)，采用點到點的連接。選擇驅動芯片，除了保證與負載基本匹配，信号沿滿足要求（一般時(shí)鍾為(wèi)沿有(yǒu)效信号），在計(jì)算(suàn)系統時(shí)序時(shí)，要算(suàn)上(shàng)時(shí)鍾在驅動芯片內(nèi)時(shí)延。
37、如果用單獨的時(shí)鍾信号闆，一般采用什麽樣的接口，來(lái)保證時(shí)鍾信号的傳輸受到的影(yǐng)響小(xiǎo)？
時(shí)鍾信号越短(duǎn)，傳輸線效應越小(xiǎo)。采用單獨的時(shí)鍾信号闆，會(huì)增加信号布線長度。而且單闆的接地供電(diàn)也是問題。如果要長距離傳輸，建議采用差分信号。LVDS信号可(kě)以滿足驅動能力要求，不過您的時(shí)鍾不是太快，沒有(yǒu)必要。
38、27M,SDRAM時(shí)鍾線（80M-90M），這些(xiē)時(shí)鍾線二三次諧波剛好在VHF波段，從接收端高(gāo)頻竄入後幹擾很(hěn)大(dà)。除了縮短(duǎn)線長以外，還(hái)有(yǒu)那(nà)些(xiē)好辦法？
如果是三次諧波大(dà)，二次諧波小(xiǎo)，可(kě)能因為(wèi)信号占空(kōng)比為(wèi)50%，因為(wèi)這種情況下，信号沒有(yǒu)偶次諧波。這時(shí)需要修改一下信号占空(kōng)比。
此外，對于如果是單向的時(shí)鍾信号，一般采用源端串聯匹配。這樣可(kě)以抑制(zhì)二次反射，但(dàn)不會(huì)影(yǐng)響時(shí)鍾沿速率。源端匹配值，可(kě)以采用下圖公式得(de)到。
39、什麽是走線的拓撲架構？
Topology,有(yǒu)的也叫routing order.對于多(duō)端口連接的網絡的布線次序。
40、怎樣調整走線的拓撲架構來(lái)提高(gāo)信号的完整性？
這種網絡信号方向比較複雜，因為(wèi)對單向，雙向信号，不同電(diàn)平種類信号，拓樸影(yǐng)響都不一樣，很(hěn)難說哪種拓樸對信号質量有(yǒu)利。而且作(zuò)前仿真時(shí)，采用何種拓樸對工程師(shī)要求很(hěn)高(gāo)，要求對電(diàn)路原理(lǐ)，信号類型，甚至布線難度等都要了解。
41、怎樣通(tōng)過安排叠層來(lái)減少(shǎo)EMI問題？
首先，EMI要從系統考慮，單憑PCB無法解決問題。
層疊對EMI來(lái)講，我認為(wèi)主要是提供信号最短(duǎn)回流路徑，減小(xiǎo)耦合面積，抑制(zhì)差模幹擾。另外地層與電(diàn)源層緊耦合，适當比電(diàn)源層外延，對抑制(zhì)共模幹擾有(yǒu)好處。
42、為(wèi)何要鋪銅？
一般鋪銅有(yǒu)幾個(gè)方面原因。
（1）EMC.對于大(dà)面積的地或電(diàn)源鋪銅，會(huì)起到屏蔽作(zuò)用，有(yǒu)些(xiē)特殊地，如PGND起到防護作(zuò)用。
（2）PCB工藝要求。一般為(wèi)了保證電(diàn)鍍效果，或者層壓不變形，對于布線較少(shǎo)的PCB闆層鋪銅。
（3）信号完整性要求，給高(gāo)頻數(shù)字信号一個(gè)完整的回流路徑，并減少(shǎo)直流網絡的布線。當然還(hái)有(yǒu)散熱，特殊器(qì)件安裝要求鋪銅等等原因。
43、在一個(gè)系統中，包含了dsp和(hé)pld，請(qǐng)問布線時(shí)要注意哪些(xiē)問題呢？
看你(nǐ)的信号速率和(hé)布線長度的比值。如果信号在傳輸線上(shàng)的時(shí)延和(hé)信号變化沿時(shí)間(jiān)可(kě)比的話(huà)，就要考慮信号完整性問題。另外對于多(duō)個(gè)DSP，時(shí)鍾，數(shù)據信号走線拓普也會(huì)影(yǐng)響信号質量和(hé)時(shí)序，需要關注。
44、除protel工具布線外，還(hái)有(yǒu)其他好的工具嗎？
至于工具，除了PROTEL，還(hái)有(yǒu)很(hěn)多(duō)布線工具，如MENTOR的WG2000,EN2000系列和(hé)powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有(yǒu)所長。
45、什麽是“信号回流路徑”？
信号回流路徑,即return current。高(gāo)速數(shù)字信号在傳輸時(shí)，信号的流向是從驅動器(qì)沿PCB傳輸線到負載，再由負載沿着地或電(diàn)源通(tōng)過最短(duǎn)路徑返回驅動器(qì)端。這個(gè)在地或電(diàn)源上(shàng)的返回信号就稱信号回流路徑。Dr.Johson在他的書(shū)中解釋，高(gāo)頻信号傳輸，實際上(shàng)是對傳輸線與直流層之間(jiān)包夾的介質電(diàn)容充電(diàn)的過程。SI分析的就是這個(gè)圍場(chǎng)的電(diàn)磁特性，以及他們之間(jiān)的耦合。
46、如何對接插件進行(xíng)SI分析？
在IBIS3.2規範中，有(yǒu)關于接插件模型的描述。一般使用EBD模型。如果是特殊闆，如背闆，需要SPICE模型。也可(kě)以使用多(duō)闆仿真軟件（HYPERLYNX或IS_multiboard），建立多(duō)闆系統時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊中得(de)到。當然這種方式會(huì)不夠精确，但(dàn)隻要在可(kě)接受範圍內(nèi)即可(kě)。
47、請(qǐng)問端接的方式有(yǒu)哪些(xiē)？
端接（terminal）,也稱匹配。一般按照匹配位置分有(yǒu)源端匹配和(hé)終端匹配。其中源端匹配一般為(wèi)電(diàn)阻串聯匹配，終端匹配一般為(wèi)并聯匹配，方式比較多(duō)，有(yǒu)電(diàn)阻上(shàng)拉，電(diàn)阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。
48、采用端接（匹配）的方式是由什麽因素決定的？
匹配采用方式一般由BUFFER特性，拓普情況，電(diàn)平種類和(hé)判決方式來(lái)決定，也要考慮信号占空(kōng)比，系統功耗等。
49、采用端接（匹配）的方式有(yǒu)什麽規則？
數(shù)字電(diàn)路最關鍵的是時(shí)序問題，加匹配的目的是改善信号質量，在判決時(shí)刻得(de)到可(kě)以确定的信号。對于電(diàn)平有(yǒu)效信号，在保證建立、保持時(shí)間(jiān)的前提下，信号質量穩定；對延有(yǒu)效信号，在保證信号延單調性前提下，信号變化延速度滿足要求。Mentor ICX産品教材中有(yǒu)關于匹配的一些(xiē)資料。另外《High Speed Digital design a hand book of blackmagic》有(yǒu)一章專門(mén)對terminal的講述，從電(diàn)磁波原理(lǐ)上(shàng)講述匹配對信号完整性的作(zuò)用，可(kě)供參考。
50、能否利用器(qì)件的IBIS模型對器(qì)件的邏輯功能進行(xíng)仿真？如果不能，那(nà)麽如何進行(xíng)電(diàn)路的闆級和(hé)系統級仿真？
IBIS模型是行(xíng)為(wèi)級模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結構級模型。
51、在數(shù)字和(hé)模拟并存的系統中，有(yǒu)2種處理(lǐ)方法，一個(gè)是數(shù)字地和(hé)模拟地分開(kāi)，比如在地層，數(shù)字地是獨立地一塊，模拟地獨立一塊，單點用銅皮或FB磁珠連接，而電(diàn)源不分開(kāi)；另一種是模拟電(diàn)源和(hé)數(shù)字電(diàn)源分開(kāi)用FB連接，而地是統一地地。請(qǐng)問李先生(shēng)，這兩種方法效果是否一樣？
應該說從原理(lǐ)上(shàng)講是一樣的。因為(wèi)電(diàn)源和(hé)地對高(gāo)頻信号是等效的。
區(qū)分模拟和(hé)數(shù)字部分的目的是為(wèi)了抗幹擾，主要是數(shù)字電(diàn)路對模拟電(diàn)路的幹擾。但(dàn)是，分割可(kě)能造成信号回流路徑不完整，影(yǐng)響數(shù)字信号的信号質量，影(yǐng)響系統EMC質量。因此，無論分割哪個(gè)平面，要看這樣作(zuò)，信号回流路徑是否被增大(dà)，回流信号對正常工作(zuò)信号幹擾有(yǒu)多(duō)大(dà)。
現在也有(yǒu)一些(xiē)混合設計(jì)，不分電(diàn)源和(hé)地，在布局時(shí)，按照數(shù)字部分、模拟部分分開(kāi)布局布線，避免出現跨區(qū)信号。
52、安規問題：FCC、EMC的具體(tǐ)含義是什麽？
FCC: federal communication commission 美國通(tōng)信委員會(huì)
EMC: electro megnetic compatibility 電(diàn)磁兼容
FCC是個(gè)标準組織，EMC是一個(gè)标準。标準頒布都有(yǒu)相應的原因，标準和(hé)測試方法。
53、何謂差分布線？
差分信号，有(yǒu)些(xiē)也稱差動信号，用兩根完全一樣，極性相反的信号傳輸一路數(shù)據，依*兩根信号電(diàn)平差進行(xíng)判決。為(wèi)了保證兩根信号完全一緻，在布線時(shí)要保持并行(xíng)，線寬、線間(jiān)距保持不變。
54、PCB仿真軟件有(yǒu)哪些(xiē)？
仿真的種類很(hěn)多(duō)，高(gāo)速數(shù)字電(diàn)路信号完整性分析仿真分析(SI)常用軟件有(yǒu)icx,signalvision,hyperlynx,XTK,speectraquest等。有(yǒu)些(xiē)也用Hspice。
55、PCB仿真軟件是如何進行(xíng)LAYOUT仿真的？
高(gāo)速數(shù)字電(diàn)路中，為(wèi)了提高(gāo)信号質量，降低(dī)布線難度，一般采用多(duō)層闆，分配專門(mén)的電(diàn)源層，地層。
56、在布局、布線中如何處理(lǐ)才能保證50M以上(shàng)信号的穩定性
高(gāo)速數(shù)字信号布線，關鍵是減小(xiǎo)傳輸線對信号質量的影(yǐng)響。因此，100M以上(shàng)的高(gāo)速信号布局時(shí)要求信号走線盡量短(duǎn)。
數(shù)字電(diàn)路中，高(gāo)速信号是用信号上(shàng)升延時(shí)間(jiān)來(lái)界定的。而且，不同種類的信号（如TTL,GTL,LVTTL），确保信号質量的方法不一樣。
57、室外單元的射頻部分，中頻部分，乃至對室外單元進行(xíng)監控的低(dī)頻電(diàn)路部分往往采用部署在同一PCB上(shàng)，請(qǐng)問對這樣的PCB在材質上(shàng)有(yǒu)何要求？如何防止射頻，中頻乃至低(dī)頻電(diàn)路互相之間(jiān)的幹擾？
混合電(diàn)路設計(jì)是一個(gè)很(hěn)大(dà)的問題。很(hěn)難有(yǒu)一個(gè)完美的解決方案。
一般射頻電(diàn)路在系統中都作(zuò)為(wèi)一個(gè)獨立的單闆進行(xíng)布局布線，甚至會(huì)有(yǒu)專門(mén)的屏蔽腔體(tǐ)。而且射頻電(diàn)路一般為(wèi)單面或雙面闆，電(diàn)路較為(wèi)簡單，所有(yǒu)這些(xiē)都是為(wèi)了減少(shǎo)對射頻電(diàn)路分布參數(shù)的影(yǐng)響，提高(gāo)射頻系統的一緻性。相對于一般的FR4材質，射頻電(diàn)路闆傾向與采用高(gāo)Q值的基材，這種材料的介電(diàn)常數(shù)比較小(xiǎo)，傳輸線分布電(diàn)容較小(xiǎo)，阻抗高(gāo)，信号傳輸時(shí)延小(xiǎo)。
在混合電(diàn)路設計(jì)中，雖然射頻，數(shù)字電(diàn)路做(zuò)在同一塊PCB上(shàng)，但(dàn)一般都分成射頻電(diàn)路區(qū)和(hé)數(shù)字電(diàn)路區(qū)，分别布局布線。之間(jiān)用接地過孔帶和(hé)屏蔽盒屏蔽。
58、對于射頻部分，中頻部分和(hé)低(dī)頻電(diàn)路部分部署在同一PCB上(shàng)，mentor有(yǒu)什麽解決方案？
Mentor的闆級系統設計(jì)軟件，除了基本的電(diàn)路設計(jì)功能外，還(hái)有(yǒu)專門(mén)的RF設計(jì)模塊。在RF原理(lǐ)圖設計(jì)模塊中，提供參數(shù)化的器(qì)件模型，并且提供和(hé) EESOFT等射頻電(diàn)路分析仿真工具的雙向接口；在RF LAYOUT模塊中，提供專門(mén)用于射頻電(diàn)路布局布線的圖案編輯功能，也有(yǒu)和(hé)EESOFT等射頻電(diàn)路分析仿真工具的雙向接口，對于分析仿真後的結果可(kě)以反标回原理(lǐ)圖和(hé)PCB。同時(shí)，利用Mentor軟件的設計(jì)管理(lǐ)功能，可(kě)以方便的實現設計(jì)複用，設計(jì)派生(shēng)，和(hé)協同設計(jì)。大(dà)大(dà)加速混合電(diàn)路設計(jì)進程。
手機闆是典型的混合電(diàn)路設計(jì)，很(hěn)多(duō)大(dà)型手機設計(jì)制(zhì)造商都利用Mentor加安傑倫的eesoft作(zuò)為(wèi)設計(jì)平台。
59、mentor的産品結構如何？
Mentor Graphics的PCB工具有(yǒu)WG(原veribest)系列和(hé)Enterprise(boardstation)系列。
60、Mentor的PCB設計(jì)軟件對BGA、PGA、COB等封裝是如何支持的？
Mentor的autoactive RE由收購得(de)來(lái)的veribest發展而來(lái)，是業界第一個(gè)無網格，任意角度布線器(qì)。
衆所周知，對于球栅陣列，COB器(qì)件，無網格，任意角度布線器(qì)是解決布通(tōng)率的關鍵。
在最新的autoactive RE中，新增添了推擠過孔，銅箔，REROUTE等功能，使它應用更方便。另外，他支持高(gāo)速布線，包括有(yǒu)時(shí)延要求信号布線和(hé)差分對布線。
61、Mentor的PCB設計(jì)軟件對差分線隊的處理(lǐ)又如何？
Mentor軟件在定義好差分對屬性後，兩根差分對可(kě)以一起走線，嚴格保證差分對線寬，間(jiān)距和(hé)長度差，遇到障礙可(kě)以自動分開(kāi)，在換層時(shí)可(kě)以選擇過孔方式。
62、在一塊12層PCb闆上(shàng)，有(yǒu)三個(gè)電(diàn)源層2.2v，3.3v,5v，将三個(gè)電(diàn)源各作(zuò)在一層，地線該如何處理(lǐ)？
一般說來(lái)，三個(gè)電(diàn)源分别做(zuò)在三層，對信号質量比較好。因為(wèi)不大(dà)可(kě)能出現信号跨平面層分割現象。跨分割是影(yǐng)響信号質量很(hěn)關鍵的一個(gè)因素，而仿真軟件一般都忽略了它。
對于電(diàn)源層和(hé)地層，對高(gāo)頻信号來(lái)說都是等效的。在實際中，除了考慮信号質量外，電(diàn)源平面耦合(利用相鄰地平面降低(dī)電(diàn)源平面交流阻抗)，層疊對稱，都是需要考慮的因素。
63、PCB在出廠時(shí)如何檢查是否達到了設計(jì)工藝要求？
很(hěn)多(duō)PCB廠家(jiā)在PCB加工完成出廠前，都要經過加電(diàn)的網絡通(tōng)斷測試，以确保所有(yǒu)聯線正确。同時(shí)，越來(lái)越多(duō)的廠家(jiā)也采用x光測試，檢查蝕刻或層壓時(shí)的一些(xiē)故障。
對于貼片加工後的成品闆，一般采用ICT測試檢查，這需要在PCB設計(jì)時(shí)添加ICT測試點。如果出現問題，也可(kě)以通(tōng)過一種特殊的X光檢查設備排除是否加工原因造成故障。
64、“機構的防護”是不是機殼的防護？
是的。機殼要盡量嚴密，少(shǎo)用或不用導電(diàn)材料，盡可(kě)能接地。
65、在芯片選擇的時(shí)候是否也需要考慮芯片本身的esd問題？
不論是雙層闆還(hái)是多(duō)層闆，都應盡量增大(dà)地的面積。在選擇芯片時(shí)要考慮芯片本身的ESD特性，這些(xiē)在芯片說明(míng)中一般都有(yǒu)提到，而且即使不同廠家(jiā)的同一種芯片性能也會(huì)有(yǒu)所不同。設計(jì)時(shí)多(duō)加注意，考慮的全面一點，做(zuò)出電(diàn)路闆的性能也會(huì)得(de)到一定的保證。但(dàn)ESD的問題仍然可(kě)能出現，因此機構的防護對ESD的防護也是相當重要的。
66、在做(zuò)pcb闆的時(shí)候，為(wèi)了減小(xiǎo)幹擾，地線是否應該構成閉和(hé)形式？
在做(zuò)PCB闆的時(shí)候，一般來(lái)講都要減小(xiǎo)回路面積，以便減少(shǎo)幹擾，布地線的時(shí)候，也不 應布成閉合形式，而是布成樹(shù)枝狀較好，還(hái)有(yǒu)就是要盡可(kě)能增大(dà)地的面積。
67、如果仿真器(qì)用一個(gè)電(diàn)源，pcb闆用一個(gè)電(diàn)源，這兩個(gè)電(diàn)源的地是否應該連在一起？
如果可(kě)以采用分離電(diàn)源當然較好，因為(wèi)如此電(diàn)源間(jiān)不易産生(shēng)幹擾，但(dàn)大(dà)部分設備是有(yǒu)具體(tǐ)要求的。既然仿真器(qì)和(hé)PCB闆用的是兩個(gè)電(diàn)源，按我的想法是不該将其共地的。
68、一個(gè)電(diàn)路由幾塊pcb闆構成，他們是否應該共地？
一個(gè)電(diàn)路由幾塊PCB構成，多(duō)半是要求共地的，因為(wèi)在一個(gè)電(diàn)路中用幾個(gè)電(diàn)源畢竟是不太實際的。但(dàn)如果你(nǐ)有(yǒu)具體(tǐ)的條件，可(kě)以用不同電(diàn)源當然幹擾會(huì)小(xiǎo)些(xiē)。
69、設計(jì)一個(gè)手持産品，帶LCD，外殼為(wèi)金屬。測試ESD時(shí)，無法通(tōng)過ICE-1000-4-2的測試，CONTACT隻能通(tōng)過1100V，AIR可(kě)以通(tōng)過6000V。ESD耦合測試時(shí)，水(shuǐ)平隻能可(kě)以通(tōng)過3000V，垂直可(kě)以通(tōng)過4000V測試。CPU主頻為(wèi)33MHZ。有(yǒu)什麽方法可(kě)以通(tōng)過ESD測試？
手持産品又是金屬外殼，ESD的問題一定比較明(míng)顯，LCD也恐怕會(huì)出現較多(duō)的不良現象。如果沒辦法改變現有(yǒu)的金屬材質，則建議在機構內(nèi)部加上(shàng)防電(diàn)材料，加強PCB的地，同時(shí)想辦法讓LCD接地。當然，如何操作(zuò)要看具體(tǐ)情況。
70、設計(jì)一個(gè)含有(yǒu)DSP，PLD的系統，該從那(nà)些(xiē)方面考慮ESD？
就一般的系統來(lái)講，主要應考慮人(rén)體(tǐ)直接接觸的部分，在電(diàn)路上(shàng)以及機構上(shàng)進行(xíng)适當的保護。至于ESD會(huì)對系統造成多(duō)大(dà)的影(yǐng)響，那(nà)還(hái)要依不同情況而定。幹燥的環境下，ESD現象會(huì)比較嚴重，較敏感精細的系統，ESD的影(yǐng)響也會(huì)相對明(míng)顯。雖然大(dà)的系統有(yǒu)時(shí)ESD影(yǐng)響并不明(míng)顯，但(dàn)設計(jì)時(shí)還(hái)是要多(duō)加注意，盡量防患于未然。
71、PCB設計(jì)中，如何避免串擾？
變化的信号（例如階躍信号）沿傳輸線由A到B傳播，傳輸線C-D上(shàng)會(huì)産生(shēng)耦合信号，變化的信号一旦結束也就是信号恢複到穩定的直流電(diàn)平時(shí)，耦合信号也就不存在了，因此串擾僅發生(shēng)在信号跳(tiào)變的過程當中，并且信号沿的變化（轉換率）越快，産生(shēng)的串擾也就越大(dà)。空(kōng)間(jiān)中耦合的電(diàn)磁場(chǎng)可(kě)以提取為(wèi)無數(shù)耦合電(diàn)容和(hé)耦合電(diàn)感的集合，其中由耦合電(diàn)容産生(shēng)的串擾信号在受害網絡上(shàng)可(kě)以分成前向串擾和(hé)反向串擾Sc，這個(gè)兩個(gè)信号極性相同；由耦合電(diàn)感産生(shēng)的串擾信号也分成前向串擾和(hé)反向串擾SL，這兩個(gè)信号極性相反。耦合電(diàn)感電(diàn)容産生(shēng)的前向串擾和(hé)反向串擾同時(shí)存在，并且大(dà)小(xiǎo)幾乎相等，這樣，在受害網絡上(shàng)的前向串擾信号由于極性相反，相互抵消，反向串擾極性相同，疊加增強。
串擾分析的模式通(tōng)常包括默認模式，三态模式和(hé)最壞情況模式分析。默認模式類似我們實際對串擾測試的方式，即侵害網絡驅動器(qì)由翻轉信号驅動，受害網絡驅動器(qì)保持初始狀态（高(gāo)電(diàn)平或低(dī)電(diàn)平），然後計(jì)算(suàn)串擾值。這種方式對于單向信号的串擾分析比較有(yǒu)效。三态模式是指侵害網絡驅動器(qì)由翻轉信号驅動，受害的網絡的三态終端置為(wèi)高(gāo)阻狀态，來(lái)檢測串擾大(dà)小(xiǎo)。這種方式對雙向或複雜拓樸網絡比較有(yǒu)效。最壞情況分析是指将受害網絡的驅動器(qì)保持初始狀态，仿真器(qì)計(jì)算(suàn)所有(yǒu)默認侵害網絡對每一個(gè)受害網絡的串擾的總和(hé)。這種方式一般隻對個(gè)别關鍵網絡進行(xíng)分析，因為(wèi)要計(jì)算(suàn)的組合太多(duō)，仿真速度比較慢。
72、導帶，即微帶線的地平面的鋪銅面積有(yǒu)規定嗎？
對于微波電(diàn)路設計(jì)，地平面的面積對傳輸線的參數(shù)有(yǒu)影(yǐng)響。具體(tǐ)算(suàn)法比較複雜（請(qǐng)參閱安傑倫的EESOFT有(yǒu)關資料）。而一般PCB數(shù)字電(diàn)路的傳輸線仿真計(jì)算(suàn)而言，地平面面積對傳輸線參數(shù)沒有(yǒu)影(yǐng)響，或者說忽略影(yǐng)響。
73、在EMC測試中發現時(shí)鍾信号的諧波超标十分嚴重，隻是在電(diàn)源引腳上(shàng)連接去耦電(diàn)容。在PCB設計(jì)中需要注意哪些(xiē)方面以抑止電(diàn)磁輻射呢？
EMC的三要素為(wèi)輻射源，傳播途徑和(hé)受害體(tǐ)。傳播途徑分為(wèi)空(kōng)間(jiān)輻射傳播和(hé)電(diàn)纜傳導。所以要抑制(zhì)諧波，首先看看它傳播的途徑。電(diàn)源去耦是解決傳導方式傳播，此外，必要的匹配和(hé)屏蔽也是需要的。
74、采用4層闆設計(jì)的産品中，為(wèi)什麽有(yǒu)些(xiē)是雙面鋪地的，有(yǒu)些(xiē)不是？
鋪地的作(zuò)用有(yǒu)幾個(gè)方面的考慮：1，屏蔽；2，散熱；3，加固；4，PCB工藝加工需要。所以不管幾層闆鋪地，首先要看它的主要原因。
這裏我們主要討(tǎo)論高(gāo)速問題，所以主要說屏蔽作(zuò)用。表面鋪地對EMC有(yǒu)好處，但(dàn)是鋪銅要盡量完整，避免出現孤島。一般如果表層器(qì)件布線較多(duō)。
很(hěn)難保證銅箔完整，還(hái)會(huì)帶來(lái)內(nèi)層信号跨分割問題。所以建議表層器(qì)件或走線多(duō)的闆子，不鋪銅。
75、對于一組總線（地址，數(shù)據，命令）驅動多(duō)個(gè)（多(duō)達4，5個(gè)）設備（FLASH,SDRAM,其他外設...）的情況，在PCB布線時(shí)，采用那(nà)種方式？
布線拓撲對信号完整性的影(yǐng)響，主要反映在各個(gè)節點上(shàng)信号到達時(shí)刻不一緻，反射信号同樣到達某節點的時(shí)刻不一緻，所以造成信号質量惡化。一般來(lái)講，星型拓撲結構，可(kě)以通(tōng)過控制(zhì)同樣長的幾個(gè)stub，使信号傳輸和(hé)反射時(shí)延一緻，達到比較好的信号質量。
在使用拓撲之間(jiān)，要考慮到信号拓撲節點情況、實際工作(zuò)原理(lǐ)和(hé)布線難度。不同的buffer，對于信号的反射影(yǐng)響也不一緻，所以星型拓撲并不能很(hěn)好解決上(shàng)述數(shù)據地址總線連接到flash和(hé)sdram的時(shí)延，進而無法确保信号的質量；另一方面，高(gāo)速的信号一般在dsp和(hé)sdram之間(jiān)通(tōng)信，flash加載時(shí)的速率并不高(gāo)，所以在高(gāo)速仿真時(shí)隻要确保實際高(gāo)速信号有(yǒu)效工作(zuò)的節點處的波形，而無需關注flash處波形；星型拓撲比較菊花(huā)鏈等拓撲來(lái)講，布線難度較大(dà)，尤其大(dà)量數(shù)據地址信号都采用星型拓撲時(shí)。
76、頻率30M以上(shàng)的PCB，布線時(shí)使用自動布線還(hái)是手動布線；布線的軟件功能都一樣嗎？
是否高(gāo)速信号是依據信号上(shàng)升沿而不是絕對頻率或速度。自動或手動布線要看軟件布線功能的支持，有(yǒu)些(xiē)布線手工可(kě)能會(huì)優于自動布線，但(dàn)有(yǒu)些(xiē)布線，例如查分布線，總線時(shí)延補償布線，自動布線的效果和(hé)效率會(huì)遠高(gāo)于手工布線。一般 PCB基材主要由樹(shù)脂和(hé)玻璃絲布混合構成，由于比例不同，介電(diàn)常數(shù)和(hé)厚度都不同。一般樹(shù)脂含量高(gāo)的，介電(diàn)常數(shù)越小(xiǎo)，可(kě)以更薄。具體(tǐ)參數(shù)，可(kě)以向PCB生(shēng)産廠家(jiā)咨詢。另外，随着新工藝出現，還(hái)有(yǒu)一些(xiē)特殊材質的PCB闆提供給諸如超厚背闆或低(dī)損耗射頻闆需要。
77、在PCB設計(jì)中，通(tōng)常将地線又分為(wèi)保護地和(hé)信号地；電(diàn)源地又分為(wèi)數(shù)字地和(hé)模拟地，為(wèi)什麽要對地線進行(xíng)劃分？
劃分地的目的主要是出于EMC的考慮，擔心數(shù)字部分電(diàn)源和(hé)地上(shàng)的噪聲會(huì)對其他信号，特别是模拟信号通(tōng)過傳導途徑有(yǒu)幹擾。至于信号的和(hé)保護地的劃分，是因為(wèi) EMC中ESD靜放電(diàn)的考慮，類似于我們生(shēng)活中避雷針接地的作(zuò)用。無論怎樣分，最終的大(dà)地隻有(yǒu)一個(gè)。隻是噪聲瀉放途徑不同而已。
78、在布時(shí)鍾時(shí)，有(yǒu)必要兩邊加地線屏蔽嗎？
是否加屏蔽地線要根據闆上(shàng)的串擾/EMI情況來(lái)決定，而且如對屏蔽地線的處理(lǐ)不好，有(yǒu)可(kě)能反而會(huì)使情況更糟。
79、布不同頻率的時(shí)鍾線時(shí)有(yǒu)什麽相應的對策？
對時(shí)鍾線的布線，最好是進行(xíng)信号完整性分析，制(zhì)定相應的布線規則，并根據這些(xiē)規則來(lái)進行(xíng)布線。
80、PCB單層闆手工布線時(shí)，是放在頂層還(hái)是底層？
如果是頂層放器(qì)件，底層布線。
81、PCB單層闆手工布線時(shí)，跳(tiào)線要如何表示？
跳(tiào)線是PCB設計(jì)中特别的器(qì)件，隻有(yǒu)兩個(gè)焊盤，距離可(kě)以定長的，也可(kě)以是可(kě)變長度的。手工布線時(shí)可(kě)根據需要添加。闆上(shàng)會(huì)有(yǒu)直連線表示，料單中也會(huì)出現。
82、假設一片4層闆,中間(jiān)兩層是VCC和(hé)GND，走線從top到bottom，從BOTTOM SIDE流到TOP SIDE的回流路徑是經這個(gè)信号的VIA還(hái)是POWER？
過孔上(shàng)信号的回流路徑現在還(hái)沒有(yǒu)一個(gè)明(míng)确的說法，一般認為(wèi)回流信号會(huì)從周圍最近的接地或接電(diàn)源的過孔處回流。一般EDA工具在仿真時(shí)都把過孔當作(zuò)一個(gè)固定集總參數(shù)的RLC網絡處理(lǐ)，事實上(shàng)是取一個(gè)最壞情況的估計(jì)。
83、“進行(xíng)信号完整性分析，制(zhì)定相應的布線規則，并根據這些(xiē)規則來(lái)進行(xíng)布線”，此句如何理(lǐ)解？
前仿真分析，可(kě)以得(de)到一系列實現信号完整性的布局、布線策略。通(tōng)常這些(xiē)策略會(huì)轉化成一些(xiē)物理(lǐ)規則，約束PCB的布局和(hé)布線。通(tōng)常的規則有(yǒu)拓撲規則，長度規則，阻抗規則，并行(xíng)間(jiān)距和(hé)并行(xíng)長度規則等等。PCB工具可(kě)以在這些(xiē)約束下，完成布線。當然，完成的效果如何，還(hái)需要經過後仿真驗證才知道(dào)。
此外，Mentor提供的ICX支持互聯綜合，一邊布線，一邊仿真，實現一次通(tōng)過。
84、怎樣選擇PCB的軟件？
選擇PCB的軟件，根據自己的需求。市面提供的高(gāo)級軟件很(hěn)多(duō)，關鍵看看是否适合您設計(jì)能力，設計(jì)規模和(hé)設計(jì)約束的要求。刀快了好上(shàng)手，太快會(huì)傷手。找個(gè)EDA廠商，請(qǐng)過去做(zuò)個(gè)産品介紹，大(dà)家(jiā)坐(zuò)下來(lái)聊聊，不管買不買，都會(huì)有(yǒu)收獲。
85、關于碎銅、浮銅的概念該怎麽理(lǐ)解呢？
從PCB加工角度，一般将面積小(xiǎo)于某個(gè)單位面積的銅箔叫碎銅，這些(xiē)太小(xiǎo)面積的銅箔會(huì)在加工時(shí)，由于蝕刻誤差導緻問題。從電(diàn)氣角度來(lái)講，将沒有(yǒu)合任何直流網絡連結的銅箔叫浮銅，浮銅會(huì)由于周圍信号影(yǐng)響，産生(shēng)天線效應。浮銅可(kě)能會(huì)是碎銅，也可(kě)能是大(dà)面積的銅箔。
86、近端串擾和(hé)遠端串擾與信号的頻率和(hé)信号的上(shàng)升時(shí)間(jiān)是否有(yǒu)關系？是否會(huì)随着它們變化而變化？如果有(yǒu)關系，能否有(yǒu)公式說明(míng)它們之間(jiān)的關系？
應該說侵害網絡對受害網絡造成的串擾與信号變化沿有(yǒu)關，變化越快，引起的串擾越大(dà)，（V=L*di/dt）。串擾對受害網絡上(shàng)數(shù)字信号的判決影(yǐng)響則與信号頻率有(yǒu)關，頻率越快，影(yǐng)響越大(dà)。詳情請(qǐng)參閱相關鏈接：
87、在PROTEL中如何畫(huà)綁定IC？
具體(tǐ)講，在PCB中使用機械層畫(huà)邦定圖，IC襯底襯根據IC SPEC.決定接vccgndfloat，用機械層print bonding drawing即可(kě)。
88、用PROTEL繪制(zhì)原理(lǐ)圖，制(zhì)闆時(shí)産生(shēng)的網絡表始終有(yǒu)錯，無法自動産生(shēng)PCB闆，原因是什麽？
可(kě)以根據原理(lǐ)圖對生(shēng)成的網絡表進行(xíng)手工編輯, 檢查通(tōng)過後即可(kě)自動布線。用制(zhì)闆軟件自動布局和(hé)布線的闆面都不十分理(lǐ)想。網絡表錯誤可(kě)能是沒有(yǒu)指定原理(lǐ)圖中元件封裝；也可(kě)能是布電(diàn)路闆的庫中沒有(yǒu)包含指定原理(lǐ)圖中全部元件封裝。如果是單面闆就不要用自動布線，雙面闆就可(kě)以用自動布線。也可(kě)以對電(diàn)源和(hé)重要的信号線手動，其他的自動。
89、PCB與PCB的連接，通(tōng)常靠接插鍍金或銀的“手指”實現，如果“手指”與插座間(jiān)接觸不良怎麽辦？
如果是清潔問題，可(kě)用專用的電(diàn)器(qì)觸點清潔劑清洗，或用寫字用的橡皮擦清潔PCB。還(hái)要考慮1、金手指是否太薄，焊盤是否和(hé)插座不吻合；2、插座是否進了松香水(shuǐ)或雜質；3、插座的質量是否可(kě)靠。
90、請(qǐng)問焊盤對高(gāo)速信号有(yǒu)什麽影(yǐng)響?
一個(gè)很(hěn)好的問題。焊盤對高(gāo)速信号有(yǒu)的影(yǐng)響，它的影(yǐng)響類似器(qì)件的封裝對器(qì)件的影(yǐng)響上(shàng)。詳細的分析，信号從IC內(nèi)出來(lái)以後，經過綁定線，管腳，封裝外殼，焊盤，焊錫到達傳輸線，這個(gè)過程中的所有(yǒu)關節都會(huì)影(yǐng)響信号的質量。但(dàn)是實際分析時(shí)，很(hěn)難給出焊盤、焊錫加上(shàng)管腳的具體(tǐ)參數(shù)。所以一般就用IBIS模型中的封裝的參數(shù)将他們都概括了，當然這樣的分析在較低(dī)的頻率上(shàng)分析是可(kě)以接收的，對于更高(gāo)頻率信号更高(gāo)精度仿真，就不夠精确了。現在的一個(gè)趨勢是用IBIS的V －I、V－T曲線描述buffer特性，用SPICE模型描述封裝參數(shù)。當然，在IC設計(jì)當中，也有(yǒu)信号完整性問題，在封裝選擇和(hé)管腳分配上(shàng)也考慮了這些(xiē)因素對信号質量的影(yǐng)響。
91、自動浮銅後，浮銅會(huì)根據闆子上(shàng)面器(qì)件的位置和(hé)走線布局來(lái)填充空(kōng)白處，但(dàn)這樣就會(huì)形成很(hěn)多(duō)的小(xiǎo)于等于90度的尖角和(hé)毛刺（比如一個(gè)多(duō)腳芯片各個(gè)管腳之間(jiān)會(huì)有(yǒu)很(hěn)多(duō)相對的尖角浮銅），在高(gāo)壓測試時(shí)候會(huì)放電(diàn)，無法通(tōng)過高(gāo)壓測試，不知除了自動浮銅後通(tōng)過人(rén)工一點一點修正去除這些(xiē)尖角和(hé)毛刺外有(yǒu)沒有(yǒu)其他的好辦法。
自動浮銅中出現的尖角浮銅問題，的确是各很(hěn)麻煩的問題，除了有(yǒu)你(nǐ)提到的放電(diàn)問題外，在加工中也會(huì)由于酸滴積聚問題，造成加工的問題。從2000年起， mentor在WG和(hé)EN當中，都支持動态銅箔邊緣修複功能，還(hái)支持動态覆銅，可(kě)以自動解決你(nǐ)所提到的問題。請(qǐng)見動畫(huà)演示。(如直接打開(kāi)有(yǒu)問題,請(qǐng)按鼠标右鍵選擇“在新窗口中打開(kāi)”，或選擇“目标另存為(wèi)”将該文件下載到本地硬盤再打開(kāi)。)
92、請(qǐng)問在PCB 布線中電(diàn)源的分布和(hé)布線是否也需要象接地一樣注意。若不注意會(huì)帶來(lái)什麽樣的問題？會(huì)增加幹擾麽？
電(diàn)源若作(zuò)為(wèi)平面層處理(lǐ)，其方式應該類似于地層的處理(lǐ)，當然，為(wèi)了降低(dī)電(diàn)源的共模輻射，建議內(nèi)縮20倍的電(diàn)源層距地層的高(gāo)度。如果布線，建議走樹(shù)狀結構，注意避免電(diàn)源環路問題。電(diàn)源閉環會(huì)引起較大(dà)的共模輻射。
93、地址線是否應該采用星形布線？若采用星形布線，則Vtt的終端電(diàn)阻可(kě)不可(kě)以放在星形的連接點處或者放在星形的一個(gè)分支的末端？
地址線是否要采用星型布線，取決于終端之間(jiān)的時(shí)延要求是否滿足系統的建立、保持時(shí)間(jiān)，另外還(hái)要考慮到布線的難度。星型拓撲的原因是确保每個(gè)分支的時(shí)延和(hé)反射一緻，所以星型連接中使用終端并聯匹配，一般會(huì)在所有(yǒu)終端都添加匹配，隻在一個(gè)分支添加匹配，不可(kě)能滿足這樣的要求。
94、如果希望盡量減少(shǎo)闆面積，而打算(suàn)像內(nèi)存條那(nà)樣正反貼，可(kě)以嗎？
正反貼的PCB設計(jì)，隻要你(nǐ)的焊接加工沒問題，當然可(kě)以。
95、如果隻是在主闆上(shàng)貼有(yǒu)四片DDRmemory，要求時(shí)鍾能達到150Mhz，在布線方面有(yǒu)什麽具體(tǐ)要求?
150Mhz的時(shí)鍾布線，要求盡量減小(xiǎo)傳輸線長度，降低(dī)傳輸線對信号的影(yǐng)響。如果還(hái)不能滿足要求，仿真一下，看看匹配、拓撲、阻抗控制(zhì)等策略是有(yǒu)效。
96、在PCB闆上(shàng)線寬及過孔的大(dà)小(xiǎo)與所通(tōng)過的電(diàn)流大(dà)小(xiǎo)的關系是怎樣的？
答(dá)：一般的PCB的銅箔厚度為(wèi)1盎司，約1.4mil的話(huà)，大(dà)緻1mil線寬允許的最大(dà)電(diàn)流為(wèi)1A。過孔比較複雜，除了與過孔焊盤大(dà)小(xiǎo)有(yǒu)關外，還(hái)與加工過程中電(diàn)鍍後孔壁沉銅厚度有(yǒu)關。