倒裝芯片的可(kě)修複底部填充技(jì)術(shù)介紹（上(shàng)）

　 　闆上(shàng)芯片技(jì)術(shù)（COB），也稱之為(wèi)芯片直接貼裝技(jì)術(shù)（DCA），是采用粘接劑或自動帶焊、絲焊、倒裝焊等方法，将裸露的集成電(diàn)路芯片直接貼裝在電(diàn)路闆上(shàng)的一項技(jì)術(shù)。倒裝芯片是COB中的一種，它将芯片有(yǒu)源區(qū)面對基闆，通(tōng)過芯片上(shàng)呈現陣列排列的焊料凸點來(lái)實現芯片與襯底的互連。
　　它提供了非常多(duō)的優點；消除了對引線鍵合連接的要求；增加了輸入/輸出（I/O）的連接密度；以及在印刷電(diàn)路闆上(shàng)所使用的空(kōng)間(jiān)很(hěn)小(xiǎo)。與引線鍵合相比,它實現了較多(duō)的I/O數(shù)量、加快了操作(zuò)的速度。
　　為(wèi)了能夠滿足可(kě)靠性要求,倒裝芯片一般采用底部填充技(jì)術(shù)。這是因為(wèi)在回流焊時(shí)，焊球處在很(hěn)大(dà)的應力作(zuò)用下，此刻機械作(zuò)用力和(hé)熱循環應力可(kě)能會(huì)引起它們的裂損現象。而底部填充所采用的材料通(tōng)過一種強力粘接型的環氧樹(shù)脂膠将其拉緊，降低(dī)和(hé)重新分配了應力。将芯片、電(diàn)路闆和(hé)焊接點之間(jiān)的熱膨脹系數(shù)（CTE)不匹配現象減小(xiǎo)到最低(dī)。
　　對倒裝芯片來(lái)說，大(dà)多(duō)數(shù)情形下，當管芯被連接和(hé)底部填充以後就不能夠進行(xíng)測試了。如果發現芯片有(yǒu)缺陷，制(zhì)造廠商必須抛棄整塊電(diàn)路闆。這是因為(wèi)無法保證在不損害PCB基闆的情況下，清除掉粘接劑殘餘物。
　　作(zuò)為(wèi)一種可(kě)供替代的方式，一些(xiē)元器(qì)件制(zhì)造廠商依賴昂貴和(hé)耗費時(shí)間(jiān)的離線測試和(hé)處理(lǐ)來(lái)确保他們所用的管芯是可(kě)靠的。在離線測試中，倒裝芯片和(hé)電(diàn)路闆通(tōng)過回流焊接工藝處理(lǐ)，然後取出進行(xíng)離線測試。如果管芯被證實可(kě)靠，電(diàn)路闆被重新放到生(shēng)産線上(shàng)進行(xíng)底部填充；如果有(yǒu)問題，就替換上(shàng)另外一塊芯片，再按此流程重新測試，直到合格。
　　因為(wèi)這些(xiē)原因，倒裝芯片集成技(jì)術(shù)是一項相對耗時(shí)的工藝方法。闆級倒裝芯片常常被認為(wèi)是制(zhì)造過程中的瓶頸，僅僅生(shēng)産高(gāo)可(kě)靠性和(hé)高(gāo)價格的電(diàn)子元器(qì)件時(shí)才使用。
　　然而，業界最近已經引入了可(kě)修複的底部填充技(jì)術(shù)。它允許很(hěn)快地進行(xíng)測試和(hé)替換有(yǒu)缺陷的芯片。新的可(kě)修複底部填充材料将允許倒裝芯片在測試後，當确認該芯片有(yǒu)缺陷時(shí)進行(xíng)替換操作(zuò)，從而将把整個(gè)電(diàn)路闆丢棄的可(kě)能降低(dī)到最小(xiǎo)。這對于複雜的、昂貴的多(duō)芯片模塊封裝(MCMs)來(lái)說尤其重要。
　　在絕大(dà)多(duō)數(shù)情況下，新型可(kě)修複底部填充材料與傳統底部填充材料具有(yǒu)完全相同的毛細流動能力。它們之間(jiān)最大(dà)的區(qū)别在于可(kě)修複底部填充材料在熔化的狀态下，承受焊料的回流溫度加工處理(lǐ)。