成功的PCB闆需要注意哪些(xiē)

       大(dà)家(jiā)都知道(dào)做(zuò)PCB闆就是把設計(jì)好的原理(lǐ)圖變成一塊實實在在的PCB電(diàn)路闆，請(qǐng)别小(xiǎo)看這一過程，有(yǒu)很(hěn)多(duō)原理(lǐ)上(shàng)行(xíng)得(de)通(tōng)的東西在工程中卻難以實現，或是别人(rén)能實現的東西另一些(xiē)人(rén)卻實現不了，因此說做(zuò)一塊PCB闆不難，但(dàn)要做(zuò)好一塊PCB闆卻不是一件容易的事情。 

    微電(diàn)子領域的兩大(dà)難點在于高(gāo)頻信号和(hé)微弱信号的處理(lǐ)，在這方面PCB制(zhì)作(zuò)水(shuǐ)平就顯得(de)尤其重要，同樣的原理(lǐ)設計(jì)，同樣的元器(qì)件，不同的人(rén)制(zhì)作(zuò)出來(lái)的PCB就具有(yǒu)不同的結果，那(nà)麽如何才能做(zuò)出一塊好的PCB闆呢?根據我們以往的經驗，想就以下幾方面談談自己的看法： 

    一、要明(míng)确設計(jì)目标 
    接受到一個(gè)設計(jì)任務，首先要明(míng)确其設計(jì)目标，是普通(tōng)的PCB闆、高(gāo)頻PCB闆、小(xiǎo)信号處理(lǐ)PCB闆還(hái)是既有(yǒu)高(gāo)頻率又有(yǒu)小(xiǎo)信号處理(lǐ)的PCB闆，如果是普通(tōng)的PCB闆，隻要做(zuò)到布局布線合理(lǐ)整齊，機械尺寸準确無誤即可(kě)，如有(yǒu)中負載線和(hé)長線，就要采用一定的手段進行(xíng)處理(lǐ)，減輕負載，長線要加強驅動，重點是防止長線反射。當闆上(shàng)有(yǒu)超過40MHz的信号線時(shí)，就要對這些(xiē)信号線進行(xíng)特殊的考慮，比如線間(jiān)串擾等問題。如果頻率更高(gāo)一些(xiē)，對布線的長度就有(yǒu)更嚴格的限制(zhì)，根據分布參數(shù)的網絡理(lǐ)論，高(gāo)速電(diàn)路與其連線間(jiān)的相互作(zuò)用是決定性因素，在系統設計(jì)時(shí)不能忽略。随着門(mén)傳輸速度的提高(gāo)，在信号線上(shàng)的反對将會(huì)相應增加，相鄰信号線間(jiān)的串擾将成正比地增加，通(tōng)常高(gāo)速電(diàn)路的功耗和(hé)熱耗散也都很(hěn)大(dà)，在做(zuò)高(gāo)速PCB時(shí)應引起足夠的重視(shì)。 
    當闆上(shàng)有(yǒu)毫伏級甚至微伏級的微弱信号時(shí)，對這些(xiē)信号線就需要特别的關照，小(xiǎo)信号由于太微弱，非常容易受到其它強信号的幹擾，屏蔽措施常常是必要的，否則将大(dà)大(dà)降低(dī)信噪比。以緻于有(yǒu)用信号被噪聲淹沒，不能有(yǒu)效地提取出來(lái)。 
    對闆子的調測也要在設計(jì)階段加以考慮，測試點的物理(lǐ)位置，測試點的隔離等因素不可(kě)忽略，因為(wèi)有(yǒu)些(xiē)小(xiǎo)信号和(hé)高(gāo)頻信号是不能直接把探頭加上(shàng)去進行(xíng)測量的。 
    此外還(hái)要考慮其他一些(xiē)相關因素，如闆子層數(shù)，采用元器(qì)件的封裝外形，闆子的機械強度等。在做(zuò)PCB闆子前，要做(zuò)出對該設計(jì)的設計(jì)目标心中有(yǒu)數(shù)。 

    二、了解所用元器(qì)件的功能對布局布線的要求 
    我們知道(dào)，有(yǒu)些(xiē)特殊元器(qì)件在布局布線時(shí)有(yǒu)特殊的要求，比如LOTI和(hé)APH所用的模拟信号放大(dà)器(qì)，模拟信号放大(dà)器(qì)對電(diàn)源要求要平穩、紋波小(xiǎo)。模拟小(xiǎo)信号部分要盡量遠離功率器(qì)件。在OTI闆上(shàng)，小(xiǎo)信号放大(dà)部分還(hái)專門(mén)加有(yǒu)屏蔽罩，把雜散的電(diàn)磁幹擾給屏蔽掉。NTOI闆上(shàng)用的GLINK芯片采用的是ECL工藝，功耗大(dà)發熱厲害，對散熱問題必須在布局時(shí)就必須進行(xíng)特殊考慮，若采用自然散熱，就要把GLINK芯片放在空(kōng)氣流通(tōng)比較順暢的地方，而且散出來(lái)的熱量還(hái)不能對其它芯片構成大(dà)的影(yǐng)響。如果闆子上(shàng)裝有(yǒu)喇叭或其他大(dà)功率的器(qì)件，有(yǒu)可(kě)能對電(diàn)源造成嚴重的污染這一點也應引起足夠的重視(shì)。 

    三、元器(qì)件布局的考慮 
    元器(qì)件的布局首先要考慮的一個(gè)因素就是電(diàn)性能，把連線關系密切的元器(qì)件盡量放在一起，尤其對一些(xiē)高(gāo)速線，布局時(shí)就要使它盡可(kě)能地短(duǎn)，功率信号和(hé)小(xiǎo)信号器(qì)件要分開(kāi)。在滿足電(diàn)路性能的前提下，還(hái)要考慮元器(qì)件擺放整齊、美觀，便于測試，闆子的機械尺寸，插座的位置等也需認真考慮。 
    高(gāo)速系統中的接地和(hé)互連線上(shàng)的傳輸延遲時(shí)間(jiān)也是在系統設計(jì)時(shí)首先要考慮的因素。信号線上(shàng)的傳輸時(shí)間(jiān)對總的系統速度影(yǐng)響很(hěn)大(dà)，特别是對高(gāo)速的ECL電(diàn)路，雖然集成電(diàn)路塊本身速度很(hěn)高(gāo)，但(dàn)由于在底闆上(shàng)用普通(tōng)的互連線(每30cm線長約有(yǒu)2ns的延遲量)帶來(lái)延遲時(shí)間(jiān)的增加，可(kě)使系統速度大(dà)為(wèi)降低(dī).象移位寄存器(qì)，同步計(jì)數(shù)器(qì)這種同步工作(zuò)部件最好放在同一塊插件闆上(shàng)，因為(wèi)到不同插件闆上(shàng)的時(shí)鍾信号的傳輸延遲時(shí)間(jiān)不相等，可(kě)能使移位寄存器(qì)産主錯誤，若不能放在一塊闆上(shàng)，則在同步是關鍵的地方，從公共時(shí)鍾源連到各插件闆的時(shí)鍾線的長度必須相等。 

    四、對布線的考慮 
    随着OTNI和(hé)星形光纖網的設計(jì)完成，以後會(huì)有(yǒu)更多(duō)的100MHz以上(shàng)的具有(yǒu)高(gāo)速信号線的闆子需要設計(jì)，這裏将介紹高(gāo)速線的一些(xiē)基本概念。 

    傳輸線： 
    印制(zhì)電(diàn)路闆上(shàng)的任何一條“長”的信号通(tōng)路都可(kě)以視(shì)為(wèi)一種傳輸線。如果該線的傳輸延遲時(shí)間(jiān)比信号上(shàng)升時(shí)間(jiān)短(duǎn)得(de)多(duō)，那(nà)麽信号上(shàng)升期間(jiān)所産主的反射都将被淹沒。不再呈現過沖、反沖和(hé)振鈴，對現時(shí)大(dà)多(duō)數(shù)的MOS電(diàn)路來(lái)說，由于上(shàng)升時(shí)間(jiān)對線傳輸延遲時(shí)間(jiān)之比大(dà)得(de)多(duō)，所以走線可(kě)長以米計(jì)而無信号失真。而對于速度較快的邏輯電(diàn)路，特别是超高(gāo)速ECL。 
    集成電(diàn)路來(lái)說，由于邊沿速度的增快，若無其它措施，走線的長度必須大(dà)大(dà)縮短(duǎn)，以保持信号的完整性。 
    有(yǒu)兩種方法能使高(gāo)速電(diàn)路在相對長的線上(shàng)工作(zuò)而無嚴重的波形失真，TTL對快速下降邊沿采用肖特基二極管箝位方法，使過沖量被箝制(zhì)在比地電(diàn)位低(dī)一個(gè)二極管壓降的電(diàn)平上(shàng)，這就減少(shǎo)了後面的反沖幅度，較慢的上(shàng)升邊緣允許有(yǒu)過沖，但(dàn)它被在電(diàn)平“H”狀态下電(diàn)路的相對高(gāo)的輸出阻抗(50～80Ω)所衰減。此外，由于電(diàn)平“H”狀态的抗擾度較大(dà)，使反沖問題并不十分突出，對HCT系列的器(qì)件，若采用肖特基二極管箝位和(hé)串聯電(diàn)阻端接方法相結合，其改善的效果将會(huì)更加明(míng)顯。 
    當沿信号線有(yǒu)扇出時(shí)，在較高(gāo)的位速率和(hé)較快的邊沿速率下，上(shàng)述介紹的TTL整形方法顯得(de)有(yǒu)些(xiē)不足。因為(wèi)線中存在着反射波，它們在高(gāo)位速率下将趨于合成，從而引起信号嚴重失真和(hé)抗幹擾能力降低(dī)。因此，為(wèi)了解決反射問題，在ECL系統中通(tōng)常使用另外一種方法：線阻抗匹配法。用這種方法能使反射受到控制(zhì)，信号的完整性得(de)到保證。 
    嚴格他說，對于有(yǒu)較慢邊沿速度的常規TTL和(hé)CMOS器(qì)件來(lái)說，傳輸線并不是十分需要的.對有(yǒu)較快邊沿速度的高(gāo)速ECL器(qì)件，傳輸線也不總是需要的。但(dàn)是當使用傳輸線時(shí)，它們具有(yǒu)能預測連線時(shí)延和(hé)通(tōng)過阻抗匹配來(lái)控制(zhì)反射和(hé)振蕩的優點。 

    1、 決定是否采用傳輸線的基本因素有(yǒu)以下五個(gè)： 
    它們是：(1)系統信号的沿速率，(2)連線距離(3)容性負載(扇出的多(duō)少(shǎo))，(4)電(diàn)阻性負載(線的端接方式); (5)允許的反沖和(hé)過沖百分比(交流抗擾度的降低(dī)程度)。 

    2、傳輸線的幾種類型 
    (1)同軸電(diàn)纜和(hé)雙絞線：它們經常用在系統與系統之間(jiān)的連接。同軸電(diàn)纜的特性阻抗通(tōng)常有(yǒu)50Ω和(hé)75Ω，雙絞線通(tōng)常為(wèi)110Ω。 
    (2)印制(zhì)闆上(shàng)的微帶線 
    微帶線是一根帶狀導(信号線)，與地平面之間(jiān)用一種電(diàn)介質隔離開(kāi)。如果線的厚度、寬度以及與地平面之間(jiān)的距離是可(kě)控制(zhì)的，則它的特性阻抗也是可(kě)以控制(zhì)的。微帶線的特性阻抗Z0為(wèi)： 
    (3)印制(zhì)闆中的帶狀線 

    帶狀線是一條置于兩層導電(diàn)平面之間(jiān)的電(diàn)介質中間(jiān)的銅帶線。如果線的厚度和(hé)寬度、介質的介電(diàn)常數(shù)以及兩層導電(diàn)平面間(jiān)的距離是可(kě)控的，那(nà)麽線的特性阻抗也是可(kě)控的，帶狀線的特性阻抗為(wèi)： 

    3、端接傳輸線 
    在一條線的接收端用一個(gè)與線特性阻抗相等的電(diàn)阻端接，則稱該傳輸線為(wèi)并聯端接線。它主要是為(wèi)了獲得(de)最好的電(diàn)性能，包括驅動分布負載而采用的。 
    有(yǒu)時(shí)為(wèi)了節省電(diàn)源消耗，對端接的電(diàn)阻上(shàng)再串接一個(gè)104電(diàn)容形成交流端接電(diàn)路，它能有(yǒu)效地降低(dī)直流損耗。 
    在驅動器(qì)和(hé)傳輸線之間(jiān)串接一個(gè)電(diàn)阻，而線的終端不再接端接電(diàn)阻，這種端接方法稱之為(wèi)串聯端接。較長線上(shàng)的過沖和(hé)振鈴可(kě)用串聯阻尼或串聯端接技(jì)術(shù)來(lái)控制(zhì).串聯阻尼是利用一個(gè)與驅動門(mén)輸出端串聯的小(xiǎo)電(diàn)阻(一般為(wèi)10～75Ω)來(lái)實現的.這種阻尼方法适合與特性阻抗來(lái)受控制(zhì)的線相聯用(如底闆布線，無地平面的電(diàn)路闆和(hé)大(dà)多(duō)數(shù)繞接線等。 
    串聯端接時(shí)串聯電(diàn)阻的值與電(diàn)路(驅動門(mén))輸出阻抗之和(hé)等于傳輸線的特性阻抗.串聯聯端接線存在着隻能在終端使用集總負載和(hé)傳輸延遲時(shí)間(jiān)較長的缺點.但(dàn)是，這可(kě)以通(tōng)過使用多(duō)餘串聯端接傳輸線的方法加以克服。 

    4、非端接傳輸線 
    如果線延遲時(shí)間(jiān)比信号上(shàng)升時(shí)間(jiān)短(duǎn)得(de)多(duō)，可(kě)以在不用串聯端接或并聯端接的情況下使用傳輸線，如果一根非端接線的雙程延遲(信号在傳輸線上(shàng)往返一次的時(shí)間(jiān))比脈沖信号的上(shàng)升時(shí)間(jiān)短(duǎn)，那(nà)麽由于非端接所引起的反沖大(dà)約是邏輯擺幅的15%。最大(dà)開(kāi)路線長度近似為(wèi)：Lmax 
    式中：tr為(wèi)上(shàng)升時(shí)間(jiān) 
    tpd為(wèi)單位線長的傳輸延遲時(shí)間(jiān) 

    5、幾種端接方式的比較 
    并聯端接線和(hé)串聯端接線都各有(yǒu)優點，究竟用哪一種，還(hái)是兩種都用，這要看設計(jì)者的愛(ài)好和(hé)系統的要求而定。 
    并聯端接線的主要優點是系統速度快和(hé)信号在線上(shàng)傳輸完整無失真。長線上(shàng)的負載既不會(huì)影(yǐng)響驅動長線的驅動門(mén)的傳輸延遲時(shí)間(jiān)，又不會(huì)影(yǐng)響它的信号邊沿速度，但(dàn)将使信号沿該長線的傳輸延遲時(shí)間(jiān)增大(dà)。在驅動大(dà)扇出時(shí)，負載可(kě)經分支短(duǎn)線沿線分布，而不象串聯端接中那(nà)樣必須把負載集總在線的終端。 
    串聯端接方法使電(diàn)路有(yǒu)驅動幾條平行(xíng)負載線的能力，串聯端接線由于容性負載所引起的延遲時(shí)間(jiān)增量約比相應并聯端接線的大(dà)一倍，而短(duǎn)線則因容性負載使邊沿速度放慢和(hé)驅動門(mén)延遲時(shí)間(jiān)增大(dà)，但(dàn)是，串聯端接線的串擾比并聯端接線的要小(xiǎo)，其主要原因是沿串聯端接線傳送的信号幅度僅僅是二分之一的邏輯擺幅，因而開(kāi)關電(diàn)流也隻有(yǒu)并聯端接的開(kāi)關電(diàn)流的一半，信号能量小(xiǎo)串擾也就小(xiǎo)。 

    做(zuò)PCB時(shí)是選用雙面闆還(hái)是多(duō)層闆，要看最高(gāo)工作(zuò)頻率和(hé)電(diàn)路系統的複雜程度以及對組裝密度的要求來(lái)決定。在時(shí)鍾頻率超過200MHZ時(shí)最好選用多(duō)層闆。如果工作(zuò)頻率超過350MHz，最好選用以聚四氟乙烯作(zuò)為(wèi)介質層的印制(zhì)電(diàn)路闆，因為(wèi)它的高(gāo)頻衰耗要小(xiǎo)些(xiē)，寄生(shēng)電(diàn)容要小(xiǎo)些(xiē)，傳輸速度要快些(xiē)，還(hái)由于Z0較大(dà)而省功耗，對印制(zhì)電(diàn)路闆的走線有(yǒu)如下原則要求： 
    (1)所有(yǒu)平行(xíng)信号線之間(jiān)要盡量留有(yǒu)較大(dà)的間(jiān)隔，以減少(shǎo)串擾。如果有(yǒu)兩條相距較近的信号線，最好在兩線之間(jiān)走一條接地線，這樣可(kě)以起到屏蔽作(zuò)用。 
    (2)設計(jì)信号傳輸線時(shí)要避免急拐彎，以防傳輸線特性阻抗的突變而産生(shēng)反射，要盡量設計(jì)成具有(yǒu)一定尺寸的均勻的圓弧線。 
    (3)印制(zhì)線的寬度可(kě)根據上(shàng)述微帶線和(hé)帶狀線的特性阻抗計(jì)算(suàn)公式計(jì)算(suàn)，印制(zhì)電(diàn)路闆上(shàng)的微帶線的特性阻抗一般在50～120Ω之間(jiān)。要想得(de)到大(dà)的特性阻抗，線寬必須做(zuò)得(de)很(hěn)窄。但(dàn)很(hěn)細的線條又不容易制(zhì)作(zuò)。綜合各種因素考慮，一般選擇68Ω左右的阻抗值比較合适，因為(wèi)選擇68Ω的特性阻抗，可(kě)以在延遲時(shí)間(jiān)和(hé)功耗之間(jiān)達到最佳平衡。一條50Ω的傳輸線将消耗更多(duō)的功率;較大(dà)的阻抗固然可(kě)以使消耗功率減少(shǎo)，但(dàn)會(huì)使傳輸延遲時(shí)間(jiān)憎大(dà)。由于負線電(diàn)容會(huì)造成傳輸延遲時(shí)間(jiān)的增大(dà)和(hé)特性阻抗的降低(dī)。但(dàn)特性阻抗很(hěn)低(dī)的線段單位長度的本征電(diàn)容比較大(dà)，所以傳輸延遲時(shí)間(jiān)及特性阻抗受負載電(diàn)容的影(yǐng)響較小(xiǎo)。具有(yǒu)适當端接的傳輸線的一個(gè)重要特征是，分枝短(duǎn)線對線延遲時(shí)間(jiān)應沒有(yǒu)什麽影(yǐng)響。當Z0為(wèi)50Ω時(shí)。分枝短(duǎn)線的長度必須限制(zhì)在2.5cm以內(nèi)，以免出現很(hěn)大(dà)的振鈴。 
    (4)對于雙面闆(或六層闆中走四層線).電(diàn)路闆兩面的線要互相垂直，以防止互相感應産主串擾。 
    (5)印制(zhì)闆上(shàng)若裝有(yǒu)大(dà)電(diàn)流器(qì)件，如繼電(diàn)器(qì)、指示燈、喇叭等，它們的地線最好要分開(kāi)單獨走，以減少(shǎo)地線上(shàng)的噪聲，這些(xiē)大(dà)電(diàn)流器(qì)件的地線應連到插件闆和(hé)背闆上(shàng)的一個(gè)獨立的地總線上(shàng)去，而且這些(xiē)獨立的地線還(hái)應該與整個(gè)系統的接地點相連接。 
    (6)如果闆上(shàng)有(yǒu)小(xiǎo)信号放大(dà)器(qì)，則放大(dà)前的弱信号線要遠離強信号線，而且走線要盡可(kě)能地短(duǎn)，如有(yǒu)可(kě)能還(hái)要用地線對其進行(xíng)屏蔽。