PCB設計(jì)問題解答(dá)

       PCB設計(jì)問答(dá)集分為(wèi)7大(dà)部分來(lái)将關于pcb設計(jì)中遇到的問題，根據pcb設計(jì)遇到問題分類劃分，将pcb設計(jì)中遇到的問題列出，給pcb學習者提供學習方面。 

    pcn設計(jì)問題集第一部分從pcb如何選材到運用等一系列問題進行(xíng)總結。 

    1、如何選擇PCB闆材? 
    選擇PCB闆材必須在滿足設計(jì)需求和(hé)可(kě)量産性及成本中間(jiān)取得(de)平衡點。設計(jì)需求包含電(diàn)氣和(hé)機構這兩部分。通(tōng)常在設計(jì)非常高(gāo)速的PCB闆子(大(dà)于GHz的頻率)時(shí)這材質問題會(huì)比較重要。例如，現在常用的FR-4材質，在幾個(gè)GHz的頻率時(shí)的介質損耗(dielectric loss)會(huì)對信号衰減有(yǒu)很(hěn)大(dà)的影(yǐng)響，可(kě)能就不合用。就電(diàn)氣而言，要注意介電(diàn)常數(shù)(dielectric constant)和(hé)介質損在所設計(jì)的頻率是否合用。 

    2、如何避免高(gāo)頻幹擾? 
    避免高(gāo)頻幹擾的基本思路是盡量降低(dī)高(gāo)頻信号電(diàn)磁場(chǎng)的幹擾，也就是所謂的串擾(Crosstalk)。可(kě)用拉大(dà)高(gāo)速信号和(hé)模拟信号之間(jiān)的距離，或加ground guard/shunt traces在模拟信号旁邊。還(hái)要注意數(shù)字地對模拟地的噪聲幹擾。 

    3、在高(gāo)速設計(jì)中，如何解決信号的完整性問題? 
    信号完整性基本上(shàng)是阻抗匹配的問題。而影(yǐng)響阻抗匹配的因素有(yǒu)信号源的架構和(hé)輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。 

    4、差分布線方式是如何實現的? 
    差分對的布線有(yǒu)兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間(jiān)距(此間(jiān)距由差分阻抗決定)要一直保持不變，也就是要保持平行(xíng)。平行(xíng)的方式有(yǒu)兩種，一為(wèi)兩條線走在同一走線層(side-by-side)，一為(wèi)兩條線走在上(shàng)下相鄰兩層(over-under)。一般以前者side-by-side(并排, 并肩) 實現的方式較多(duō)。 

    5、對于隻有(yǒu)一個(gè)輸出端的時(shí)鍾信号線，如何實現差分布線? 
    要用差分布線一定是信号源和(hé)接收端也都是差分信号才有(yǒu)意義。所以對隻有(yǒu)一個(gè)輸出端的時(shí)鍾信号是無法使用差分布線的。 

    6、接收端差分線對之間(jiān)可(kě)否加一匹配電(diàn)阻? 
    接收端差分線對間(jiān)的匹配電(diàn)阻通(tōng)常會(huì)加, 其值應等于差分阻抗的值。這樣信号質量會(huì)好些(xiē)。 

    7、為(wèi)何差分對的布線要靠近且平行(xíng)? 
    對差分對的布線方式應該要适當的靠近且平行(xíng)。所謂适當的靠近是因為(wèi)這間(jiān)距會(huì)影(yǐng)響到差分阻抗(differential impedance)的值, 此值是設計(jì)差分對的重要參數(shù)。需要平行(xíng)也是因為(wèi)要保持差分阻抗的一緻性。若兩線忽遠忽近, 差分阻抗就會(huì)不一緻, 就會(huì)影(yǐng)響信号完整性(signal integrity)及時(shí)間(jiān)延遲(timing delay)。 

    8、如何處理(lǐ)實際布線中的一些(xiē)理(lǐ)論沖突的問題 
    基本上(shàng), 将模/數(shù)地分割隔離是對的。 要注意的是信号走線盡量不要跨過有(yǒu)分割的地方(moat), 還(hái)有(yǒu)不要讓電(diàn)源和(hé)信号的回流電(diàn)流路徑(returning current path)變太大(dà)。 
    晶振是模拟的正反饋振蕩電(diàn)路,要有(yǒu)穩定的振蕩信号, 必須滿足loop gain與phase的規範, 而這模拟信号的振蕩規範很(hěn)容易受到幹擾,即使加ground guard traces可(kě)能也無法完全隔離幹擾。而且離的太遠,地平面上(shàng)的噪聲也會(huì)影(yǐng)響正反饋振蕩電(diàn)路。所以,一定要将晶振和(hé)芯片的距離進可(kě)能靠近。 
    确實高(gāo)速布線 EMI的要求有(yǒu)很(hěn)多(duō)沖突。但(dàn)基本原則是因EMI所加的電(diàn)阻電(diàn)容或ferrite bead,不能造成信号的一些(xiē)電(diàn)氣特性不符合規範。所以,最好先用安排走線和(hé)PCB叠層的技(jì)巧來(lái)解決或減少(shǎo)EMI的問題,如高(gāo)速信号走內(nèi)層。最後才用電(diàn)阻電(diàn)容或ferrite bead的方式, 以降低(dī)對信号的傷害。 

    9、如何解決高(gāo)速信号的手工布線和(hé)自動布線之間(jiān)的矛盾? 
    現在較強的布線軟件的自動布線器(qì)大(dà)部分都有(yǒu)設定約束條件來(lái)控制(zhì)繞線方式及過孔數(shù)目。各家(jiā)EDA公司的繞線引擎能力和(hé)約束條件的設定項目有(yǒu)時(shí)相差甚遠。例如, 是否有(yǒu)足夠的約束條件控制(zhì)蛇行(xíng)線(serpentine)蜿蜒的方式,能否控制(zhì)差分對的走線間(jiān)距等。這會(huì)影(yǐng)響到自動布線出來(lái)的走線方式是否能符合設計(jì)者的想法。另外,手動調整布線的難易也與繞線引擎的能力有(yǒu)絕對的關系。例如, 走線的推擠能力,過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。所以, 選擇一個(gè)繞線引擎能力強的布線器(qì), 才是解決之道(dào)。 

    10、關于test coupon。 
    test coupon是用來(lái)以TDR (Time Domain Reflectometer) 測量所生(shēng)産的PCB闆的特性阻抗是否滿足設計(jì)需求。一般要控制(zhì)的阻抗有(yǒu)單根線和(hé)差分對兩種情況。所以，test coupon 上(shàng)的走線線寬和(hé)線距(有(yǒu)差分對時(shí))要與所要控制(zhì)的線一樣。最重要的是測量時(shí)接地點的位置。為(wèi)了減少(shǎo)接地引線(ground lead)的電(diàn)感值，TDR 探棒(probe)接地的地方通(tōng)常非常接近量信号的地方(probe tip)，所以，test coupon上(shàng)量測信号的點跟接地點的距離和(hé)方式要符合所用的探棒。 
    PCB設計(jì)問答(dá)集(二)在應用中避免某些(xiē)影(yǐng)響質量的錯誤 

    11、在高(gāo)速PCB設計(jì)中，信号層的空(kōng)白區(qū)域可(kě)以敷銅，而多(duō)個(gè)信号層的敷銅在接地和(hé)接電(diàn)源上(shàng)應如何分配? 
    一般在空(kōng)白區(qū)域的敷銅絕大(dà)部分情況是接地。隻是在高(gāo)速信号線旁敷銅時(shí)要注意敷銅與信号線的距離，因為(wèi)所敷的銅會(huì)降低(dī)一點走線的特性阻抗。也要注意不要影(yǐng)響到它層的特性阻抗，例如在dual strip line的結構時(shí)。 

    12、是否可(kě)以把電(diàn)源平面上(shàng)面的信号線使用微帶線模型計(jì)算(suàn)特性阻抗?電(diàn)源和(hé)地平面之間(jiān)的信号是否可(kě)以使用帶狀線模型計(jì)算(suàn)? 
    是的，在計(jì)算(suàn)特性阻抗時(shí)電(diàn)源平面跟地平面都必須視(shì)為(wèi)參考平面。例如四層闆: 頂層-電(diàn)源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電(diàn)源平面為(wèi)參考平面的微帶線模型。 

    13、在高(gāo)密度印制(zhì)闆上(shàng)通(tōng)過軟件自動産生(shēng)測試點一般情況下能滿足大(dà)批量生(shēng)産的測試要求嗎? 
    一般軟件自動産生(shēng)測試點是否滿足測試需求必須看對加測試點的規範是否符合測試機具的要求。另外，如果走線太密且加測試點的規範比較嚴，則有(yǒu)可(kě)能沒辦法自動對每段線都加上(shàng)測試點，當然，需要手動補齊所要測試的地方。 

    14、添加測試點會(huì)不會(huì)影(yǐng)響高(gāo)速信号的質量? 
    至于會(huì)不會(huì)影(yǐng)響信号質量就要看加測試點的方式和(hé)信号到底多(duō)快而定。基本上(shàng)外加的測試點(不用在線既有(yǒu)的穿孔(via or DIP pin)當測試點)可(kě)能加在在線或是從在線拉一小(xiǎo)段線出來(lái)。前者相當于是加上(shàng)一個(gè)很(hěn)小(xiǎo)的電(diàn)容在在線，後者則是多(duō)了一段分支。這兩個(gè)情況都會(huì)對高(gāo)速信号多(duō)多(duō)少(shǎo)少(shǎo)會(huì)有(yǒu)點影(yǐng)響，影(yǐng)響的程度就跟信号的頻率速度和(hé)信号緣變化率(edge rate)有(yǒu)關。影(yǐng)響大(dà)小(xiǎo)可(kě)透過仿真得(de)知。原則上(shàng)測試點越小(xiǎo)越好(當然還(hái)要滿足測試機具的要求)分支越短(duǎn)越好。