PCB設計(jì)靜電(diàn)分析放電(diàn)方法

      在PCB闆的設計(jì)當中，可(kě)以通(tōng)過分層、恰當的布局布線和(hé)安裝實現PCB的抗ESD設計(jì)。通(tōng)過調整PCB布局布線，能夠很(hěn)好地防範ESD.盡可(kě)能使用多(duō)層PCB，相對于雙面PCB而言，地平面和(hé)電(diàn)源平面，以及排列緊密的信号線-地線間(jiān)距能夠減小(xiǎo)共模阻抗和(hé)感性耦合，使之達到雙面PCB的1/10到1/100.對于頂層和(hé)底層表面都有(yǒu)元器(qì)件、具有(yǒu)很(hěn)短(duǎn)連接線。 

    來(lái)自人(rén)體(tǐ)、環境甚至電(diàn)子設備內(nèi)部的靜電(diàn)對于精密的半導體(tǐ)芯片會(huì)造成各種損傷，例如穿透元器(qì)件內(nèi)部薄的絕緣層;損毀MOSFET和(hé)CMOS元器(qì)件的栅極;CMOS器(qì)件中的觸發器(qì)鎖死;短(duǎn)路反偏的PN結;短(duǎn)路正向偏置的PN結;熔化有(yǒu)源器(qì)件內(nèi)部的焊接線或鋁線。為(wèi)了消除靜電(diàn)釋放(ESD)對電(diàn)子設備的幹擾和(hé)破壞，需要采取多(duō)種技(jì)術(shù)手段進行(xíng)防範。 

    在PCB闆的設計(jì)當中，可(kě)以通(tōng)過分層、恰當的布局布線和(hé)安裝實現PCB的抗ESD設計(jì)。在設計(jì)過程中，通(tōng)過預測可(kě)以将絕大(dà)多(duō)數(shù)設計(jì)修改僅限于增減元器(qì)件。通(tōng)過調整PCB布局布線，能夠很(hěn)好地防範ESD。以下是一些(xiē)常見的防範措施。 

    盡可(kě)能使用多(duō)層PCB，相對于雙面PCB而言，地平面和(hé)電(diàn)源平面，以及排列緊密的信号線-地線間(jiān)距能夠減小(xiǎo)共模阻抗和(hé)感性耦合，使之達到雙面PCB的 1/10到1/100.盡量地将每一個(gè)信号層都緊靠一個(gè)電(diàn)源層或地線層。對于頂層和(hé)底層表面都有(yǒu)元器(qì)件、具有(yǒu)很(hěn)短(duǎn)連接線以及許多(duō)填充地的高(gāo)密度PCB，可(kě)以考慮使用內(nèi)層線。 

    對于雙面PCB來(lái)說，要采用緊密交織的電(diàn)源和(hé)地栅格。電(diàn)源線緊靠地線，在垂直和(hé)水(shuǐ)平線或填充區(qū)之間(jiān)，要盡可(kě)能多(duō)地連接。一面的栅格尺寸小(xiǎo)于等于60mm，如果可(kě)能，栅格尺寸應小(xiǎo)于13mm.确保每一個(gè)電(diàn)路盡可(kě)能緊湊。