高(gāo)頻電(diàn)路設計(jì)布線是關鍵

        如果數(shù)字邏輯電(diàn)路的頻率達到或者超過45MHZ~50MHZ，而且工作(zuò)在這個(gè)頻率之上(shàng)的電(diàn)路已經占到了整個(gè)電(diàn)子系統一定的份量(比如說1/3)，通(tōng)常就稱為(wèi)高(gāo)頻電(diàn)路。高(gāo)頻電(diàn)路設計(jì)是一個(gè)非常複雜的設計(jì)過程，其布線對整個(gè)設計(jì)至關重要! 

    【第一招】多(duō)層闆布線 
    高(gāo)頻電(diàn)路往往集成度較高(gāo)，布線密度大(dà)，采用多(duō)層闆既是布線所必須，也是降低(dī)幹擾的有(yǒu)效手段。在PCB Layout階段，合理(lǐ)的選擇一定層數(shù)的印制(zhì)闆尺寸，能充分利用中間(jiān)層來(lái)設置屏蔽，更好地實現就近接地，并有(yǒu)效地降低(dī)寄生(shēng)電(diàn)感和(hé)縮短(duǎn)信号的傳輸長度，同時(shí)還(hái)能大(dà)幅度地降低(dī)信号的交叉幹擾等，所有(yǒu)這些(xiē)方法都對高(gāo)頻電(diàn)路的可(kě)靠性有(yǒu)利。有(yǒu)資料顯示，同種材料時(shí)，四層闆要比雙面闆的噪聲低(dī)20dB。但(dàn)是，同時(shí)也存在一個(gè)問題，PCB半層數(shù)越高(gāo)，制(zhì)造工藝越複雜，單位成本也就越高(gāo)，這就要求我們在進行(xíng)PCB Layout時(shí)，除了選擇合适的層數(shù)的PCB闆，還(hái)需要進行(xíng)合理(lǐ)的元器(qì)件布局規劃，并采用正确的布線規則來(lái)完成設計(jì)。 

    【第二招】高(gāo)速電(diàn)子器(qì)件管腳間(jiān)的引線彎折越少(shǎo)越好 
    高(gāo)頻電(diàn)路布線的引線最好采用全直線，需要轉折，可(kě)用45度折線或者圓弧轉折，這種要求在低(dī)頻電(diàn)路中僅僅用于提高(gāo)銅箔的固着強度，而在高(gāo)頻電(diàn)路中，滿足這一要求卻可(kě)以減少(shǎo)高(gāo)頻信号對外的發射和(hé)相互間(jiān)的耦合。 

   【第三招】高(gāo)頻電(diàn)路器(qì)件管腳間(jiān)的引線越短(duǎn)越好 
    信号的輻射強度是和(hé)信号線的走線長度成正比的，高(gāo)頻的信号引線越長，它就越容易耦合到靠近它的元器(qì)件上(shàng)去，所以對于諸如信号的時(shí)鍾、晶振、DDR的數(shù)據、LVDS線、USB線、HDMI線等高(gāo)頻信号線都是要求盡可(kě)能的走線越短(duǎn)越好。 

    【第四招】高(gāo)頻電(diàn)路器(qì)件管腳間(jiān)的引線層間(jiān)交替越少(shǎo)越好 
    所謂“引線的層間(jiān)交替越少(shǎo)越好”是指元件連接過程中所用的過孔(Via)越少(shǎo)越好。據側，一個(gè)過孔可(kě)帶來(lái)約0.5pF的分布電(diàn)容，減少(shǎo)過孔數(shù)能顯著提高(gāo)速度和(hé)減少(shǎo)數(shù)據出錯的可(kě)能性。 

    【第五招】注意信号線近距離平行(xíng)走線引入的“串擾” 
    高(gāo)頻電(diàn)路布線要注意信号線近距離平行(xíng)走線所引入的“串擾”，串擾是指沒有(yǒu)直接連接的信号線之間(jiān)的耦合現象。由于高(gāo)頻信号沿着傳輸線是以電(diàn)磁波的形式傳輸的，信号線會(huì)起到天線的作(zuò)用，電(diàn)磁場(chǎng)的能量會(huì)在傳輸線的周圍發射，信号之間(jiān)由于電(diàn)磁場(chǎng)的相互耦合而産生(shēng)的不期望的噪聲信号稱為(wèi)串擾(Crosstalk)。PCB闆層的參數(shù)、信号線的間(jiān)距、驅動端和(hé)接收端的電(diàn)氣特性以及信号線端接方式對串擾都有(yǒu)一定的影(yǐng)響。所以為(wèi)了減少(shǎo)高(gāo)頻信号的串擾，在布線的時(shí)候要求盡可(kě)能的做(zuò)到以下幾點： 
    在布線空(kōng)間(jiān)允許的條件下，在串擾較嚴重的兩條線之間(jiān)插入一條地線或地平面，可(kě)以起到隔離的作(zuò)用而減少(shǎo)串擾。 
    當信号線周圍的空(kōng)間(jiān)本身就存在時(shí)變的電(diàn)磁場(chǎng)時(shí)，若無法避免平行(xíng)分布，可(kě)在平行(xíng)信号線的反面布置大(dà)面積“地”來(lái)大(dà)幅減少(shǎo)幹擾。 
    在布線空(kōng)間(jiān)許可(kě)的前提下，加大(dà)相鄰信号線間(jiān)的間(jiān)距，減小(xiǎo)信号線的平行(xíng)長度，時(shí)鍾線盡量與關鍵信号線垂直而不要平行(xíng)。 
    如果同一層內(nèi)的平行(xíng)走線幾乎無法避免，在相鄰兩個(gè)層，走線的方向務必卻為(wèi)相互垂直。 
    在數(shù)字電(diàn)路中，通(tōng)常的時(shí)鍾信号都是邊沿變化快的信号，對外串擾大(dà)。所以在設計(jì)中，時(shí)鍾線宜用地線包圍起來(lái)并多(duō)打地線孔來(lái)減少(shǎo)分布電(diàn)容，從而減少(shǎo)串擾。 
    對高(gāo)頻信号時(shí)鍾盡量使用低(dī)電(diàn)壓差分時(shí)鍾信号并包地方式，需要注意包地打孔的完整性。 
    閑置不用的輸入端不要懸空(kōng)，而是将其接地或接電(diàn)源(電(diàn)源在高(gāo)頻信号回路中也是地)，因為(wèi)懸空(kōng)的線有(yǒu)可(kě)能等效于發射天線，接地就能抑制(zhì)發射。實踐證明(míng)，用這種辦法消除串擾有(yǒu)時(shí)能立即見效。 

    【第六招】集成電(diàn)路塊的電(diàn)源引腳增加高(gāo)頻退藕電(diàn)容 
    每個(gè)集成電(diàn)路塊的電(diàn)源引腳就近增一個(gè)高(gāo)頻退藕電(diàn)容。增加電(diàn)源引腳的高(gāo)頻退藕電(diàn)容，可(kě)以有(yǒu)效地抑制(zhì)電(diàn)源引腳上(shàng)的高(gāo)頻諧波形成幹擾。 

    【第七招】高(gāo)頻數(shù)字信号的地線和(hé)模拟信号地線做(zuò)隔離 
    模拟地線、數(shù)字地線等接往公共地線時(shí)要用高(gāo)頻扼流磁珠連接或者直接隔離并選擇合适的地方單點互聯。高(gāo)頻數(shù)字信号的地線的地電(diàn)位一般是不一緻的，兩者直接常常存在一定的電(diàn)壓差，而且，高(gāo)頻數(shù)字信号的地線還(hái)常常帶有(yǒu)非常豐富的高(gāo)頻信号的諧波分量，當直接連接數(shù)字信号地線和(hé)模拟信号地線時(shí)，高(gāo)頻信号的諧波就會(huì)通(tōng)過地線耦合的方式對模拟信号進行(xíng)幹擾。所以通(tōng)常情況下，對高(gāo)頻數(shù)字信号的地線和(hé)模拟信号的地線是要做(zuò)隔離的，可(kě)以采用在合适位置單點互聯的方式，或者采用高(gāo)頻扼流磁珠互聯的方式。 

    【第八招】避免走線形成的環路 
    各類高(gāo)頻信号走線盡量不要形成環路，若無法避免則應使環路面積盡量小(xiǎo)。 

    【第九招】必須保證良好的信号阻抗匹配 
    信号在傳輸的過程中，當阻抗不匹配的時(shí)候，信号就會(huì)在傳輸通(tōng)道(dào)中發生(shēng)信号的反射，反射會(huì)使合成信号形成過沖，導緻信号在邏輯門(mén)限附近波動。 
    消除反射的根本辦法是使傳輸信号的阻抗良好匹配，由于負載阻抗與傳輸線的特性阻抗相差越大(dà)反射也越大(dà)，所以應盡可(kě)能使信号傳輸線的特性阻抗與負載阻抗相等。同時(shí)還(hái)要注意PCB上(shàng)的傳輸線不能出現突變或拐角，盡量保持傳輸線各點阻抗連續，否則在傳輸線各段之間(jiān)也将會(huì)出現反射。這就要求在進行(xíng)高(gāo)速PCB布線時(shí)，必須要遵守以下布線規則： 
    USB布線規則。要求USB信号差分走線，線寬10mil，線距6mil，地線和(hé)信号線距6mil。 
    HDMI布線規則。要求HDMI信号差分走線，線寬10mil，線距6mil，每兩組HDMI差分信号對的間(jiān)距超過20mil。 
    LVDS布線規則。要求LVDS信号差分走線，線寬7mil，線距6mil，目的是控制(zhì)HDMI的差分信号對阻抗為(wèi)100+-15%歐姆 
DDR布線規則。DDR1走線要求信号盡量不走過孔，信号線等寬，線與線等距，走線必須滿足2W原則，以減少(shǎo)信号間(jiān)的串擾，對DDR2及以上(shàng)的高(gāo)速器(qì)件，還(hái)要求高(gāo)頻數(shù)據走線等長，以保證信号的阻抗匹配。 

    【第十招】保持信号傳輸的完整性，防止由于地線分割引起的“地彈現象”。