PCB高(gāo)級設計(jì)之共阻抗及抑制(zhì)

        深圳思馳科技(jì)：共阻幹擾是由PCB上(shàng)大(dà)量的地線造成。當兩個(gè)或兩個(gè)以上(shàng)的回路共用一段地線時(shí)，不同的回路電(diàn)流在共用地線上(shàng)産生(shēng)一定壓降，此壓降經放大(dà)就會(huì)影(yǐng)響電(diàn)路性能;當電(diàn)流頻率很(hěn)高(gāo)時(shí)，會(huì)産生(shēng)很(hěn)大(dà)的感抗而使電(diàn)路受到幹擾。 

    為(wèi)了抑制(zhì)共阻抗幹擾，可(kě)采用如下措施： 
    (1)一點接地 
    使同級單元電(diàn)路的幾個(gè)接地點盡量集中，以避免其他回路的交流信号竄人(rén)本級，或本級中的交流信号竄到其他回路中去。适用于信号的工作(zuò)頻率小(xiǎo)于1MHZ的低(dī)頻電(diàn)路，如果工作(zuò)頻率在1一1OMHz而采用一點接地時(shí)，其地線長度應不超過波長的1/20.總之，一點接地是消除地線共阻抗幹擾的基本原則。 

    (2)就近多(duō)點接地 
    PCB上(shàng)有(yǒu)大(dà)量公共地線分布在闆的邊緣，且呈現半封閉回路(防磁場(chǎng)幹擾)，各級電(diàn)路采取就近接地，以防地線太長。适用于信号的工作(zuò)頻率大(dà)于lOMHz的高(gāo)頻電(diàn)路。 

    (3)彙流排接地 
    彙流排是由銅箔闆鍍銀而成，PCB上(shàng)所有(yǒu)集成電(diàn)路的地線都接到彙流排上(shàng)。彙流排具有(yǒu)條形對稱傳輸線的低(dī)阻抗特性，在高(gāo)速電(diàn)路裏，可(kě)提高(gāo)信号傳輸速度，減少(shǎo)幹擾。 

    (4)大(dà)面積接地 
    在高(gāo)頻電(diàn)路中将PCB上(shàng)所有(yǒu)不用面積均布設為(wèi)地線，以減少(shǎo)地線中的感抗，從而削弱在地線上(shàng)産生(shēng)的高(gāo)頻信号，并對電(diàn)場(chǎng)幹擾起到屏蔽作(zuò)用。 

    (5)加粗接地線 
    若接地線很(hěn)細，接地電(diàn)位則随電(diàn)流的變化而變化，緻使電(diàn)子設備的定時(shí)信号電(diàn)平不穩，抗噪聲性能變壞，其寬度至少(shǎo)應大(dà)于3mm. 

    (6)D/A(數(shù)/模)電(diàn)路的地線分開(kāi) 
    兩種電(diàn)路的地線各自獨立，然後分别與電(diàn)源端地線相連，以抑制(zhì)它們相互幹擾。