PCB設計(jì)：如何減少(shǎo)錯誤并提高(gāo)效率

      電(diàn)路闆設計(jì)是一項關鍵而又耗時(shí)的任務，出現任何問題都需要工程師(shī)逐個(gè)網絡逐個(gè)元件地檢查整個(gè)設計(jì)。可(kě)以說電(diàn)路闆設計(jì)要求的細心程度不亞于芯片設計(jì)。 

 典型的電(diàn)路闆設計(jì)流程由以下步驟組成： 

前面三個(gè)步驟花(huā)的時(shí)間(jiān)最多(duō)，因為(wèi)原理(lǐ)圖檢查是一個(gè)手工過程。想像一個(gè)具有(yǒu)1000條甚至更多(duō)連線的SoC電(diàn)路闆。人(rén)工檢查每一根連線是冗長乏味的一項任務。事實上(shàng)，檢查每根連線幾乎是不可(kě)能的，因而會(huì)導緻最終電(diàn)路闆出問題，比如錯誤的連線、懸浮節點等。 
    原理(lǐ)圖捕獲階段一般會(huì)面臨以下幾類問題： 
    下劃線錯誤：比如APLLVDD和(hé)APLL_VDD 
    大(dà)小(xiǎo)寫問題：比如VDDE和(hé)vdde 
    拼寫錯誤 
    信号短(duǎn)路問題 
    ……還(hái)有(yǒu)許多(duō) 
    為(wèi)了避免這些(xiē)錯誤，應該有(yǒu)種方法能夠在幾秒(miǎo)的時(shí)間(jiān)內(nèi)檢查完整個(gè)原理(lǐ)圖。這個(gè)方法可(kě)以用原理(lǐ)圖仿真來(lái)實現，而原理(lǐ)圖仿真在目前的電(diàn)路闆設計(jì)流程中還(hái)很(hěn)少(shǎo)見到。通(tōng)過原理(lǐ)圖仿真可(kě)以在要求的節點觀察最終輸出結果，因此它能自動檢查所有(yǒu)連接問題。 

    下面通(tōng)過一個(gè)項目實例進行(xíng)解釋。考慮電(diàn)路闆的一個(gè)典型框圖： 

圖1

在複雜的電(diàn)路闆設計(jì)中，連線數(shù)量可(kě)能達到數(shù)千條，而極少(shǎo)量的更改很(hěn)可(kě)能浪費許多(duō)時(shí)間(jiān)去檢查。 
   原理(lǐ)圖仿真不僅能節省設計(jì)時(shí)間(jiān)，而且能提高(gāo)電(diàn)路闆質量，并且提高(gāo)整個(gè)流程的效率。 
   一個(gè)典型的待測設備(DUT)具有(yǒu)以下一些(xiē)信号： 

圖2

待測設備在經過某些(xiē)預調整後會(huì)有(yǒu)各種各樣的信号，并且有(yǒu)各種模塊，如穩壓器(qì)、運放等，用于信号調整。考慮通(tōng)過穩壓器(qì)得(de)到的一個(gè)供電(diàn)信号例子： 

圖3：樣例電(diàn)路闆的原理(lǐ)圖

為(wèi)了驗證連接關系并執行(xíng)整體(tǐ)檢查，使用了原理(lǐ)圖仿真。原理(lǐ)圖仿真由原理(lǐ)圖創建、測試平台創建和(hé)仿真組成。 
   在測試平台創建過程中，将有(yǒu)激勵信号給到必要的輸入端，然後在感興趣的信号點觀察輸出結果。 
   可(kě)以通(tōng)過将探針連接到待觀察節點實現上(shàng)述過程。節點電(diàn)壓和(hé)波形可(kě)以指示原理(lǐ)圖有(yǒu)沒有(yǒu)錯誤。所有(yǒu)信号連接都會(huì)得(de)到自動檢查。 

圖4：原理(lǐ)圖測試平台和(hé)各個(gè)節點的仿真值

讓我們看一下上(shàng)面這張圖的一個(gè)局部，其中探測的節點和(hé)電(diàn)壓清晰可(kě)見： 

因此在仿真的幫助下，我們可(kě)以直接觀察結果，确認電(diàn)路闆原理(lǐ)圖是否正确。另外，通(tōng)過仔細調節激勵信号或元件值還(hái)可(kě)以實現設計(jì)更改的調查。因此原理(lǐ)圖仿真可(kě)以節省電(diàn)路闆設計(jì)和(hé)檢查人(rén)員的大(dà)量時(shí)間(jiān)，并且增加設計(jì)正确性的機會(huì)。