減小(xiǎo)電(diàn)路闆上(shàng)串擾的設計(jì)原則

     随着電(diàn)路闆上(shàng)走線密度越來(lái)越高(gāo)，信号串擾總是一個(gè)難以忽略的問題。因為(wèi)不僅僅會(huì)影(yǐng)響電(diàn)路的正常工作(zuò)，還(hái)會(huì)增加電(diàn)路闆上(shàng)的電(diàn)磁幹擾。 

    在電(diàn)路闆上(shàng)的一些(xiē)高(gāo)頻信号會(huì)串擾到MCU電(diàn)路或者MCU的I/O接口電(diàn)路，形成共模電(diàn)壓，衆所周知，共模電(diàn)壓在電(diàn)路設計(jì)時(shí)是最讓人(rén)討(tǎo)厭的玩意兒，因此，設計(jì)電(diàn)路闆時(shí)要避免各種可(kě)能造成電(diàn)路工作(zuò)不正常的共模電(diàn)壓的串擾。 

    減小(xiǎo)電(diàn)路闆上(shàng)串擾的設計(jì)原則簡單歸類 

    1，通(tōng)過合理(lǐ)布局使各個(gè)元器(qì)件之間(jiān)的連線盡量短(duǎn)。 

    2，由于串擾程度和(hé)施加幹擾信号的頻率成正比，因此要使高(gāo)頻信号線遠離敏感信号線。 

    3，施加幹擾信号線與受到幹擾信号線不僅要遠離，最好要用地線隔離，并且避免相互平行(xíng)走線。 

    4，在多(duō)層PCB闆中，施加幹擾信号線與受到幹擾信号線或敏感信号走線要用地線隔離或相隔地層。 

    5，在多(duō)層PCB闆中，施加幹擾信号線與受到幹擾信号線分别在地線或地層的相對兩面，也就是隔層。 

    6，盡量使用輸入阻抗較低(dī)的敏感電(diàn)路，必要時(shí)可(kě)以使用旁路電(diàn)容降低(dī)敏感電(diàn)路的輸入阻抗。 

    最後注意的是，在布線時(shí)，地線對于抑制(zhì)信号串擾的作(zuò)用是非常明(míng)顯的，在幹擾線和(hé)受幹擾線直接布地線，可(kě)以将串擾降低(dī)10db左右。 

    著名的3W布線規則 

    在抑制(zhì)電(diàn)路闆走線信号串擾方面，有(yǒu)一個(gè)非常有(yǒu)名的3W布線規則(其中W就是布線寬度)，它的內(nèi)容是：對于寬度是3W的信号線，如果其他走線的中心和(hé)它的中心之間(jiān)的距離大(dà)于3W，就能避免信号之間(jiān)的串擾。如下圖所示。 

根據這個(gè)規則，3W範圍內(nèi)包含了信号電(diàn)流産生(shēng)的75%的磁通(tōng)量，隻要相鄰的導線在這個(gè)範圍之外，信号之間(jiān)的串擾就不會(huì)很(hěn)嚴重，值得(de)注意的是，信号電(diàn)流産生(shēng)的磁通(tōng)量的98%包含在10W範圍內(nèi)。